【摘 要】
：
本文研究了运用于数字信号处理器的片内存储体系统,采用新颖的两级CACHE结构,模块化设计了Harvard结构的一级CACHE和合并式的二级CACHE.根据DSP性能要求,优化了一级CACHE的结构和存储体的组织方式,提高了内核指令并行的效率.二级CACHE采用用户可配置结构,以满足不同用户的需求,提高了DSP的运用范围.该设计已经流片成功,性能达到设计要求.
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十届计算机工程与工艺全国学术年会
论文部分内容阅读
本文研究了运用于数字信号处理器的片内存储体系统,采用新颖的两级CACHE结构,模块化设计了Harvard结构的一级CACHE和合并式的二级CACHE.根据DSP性能要求,优化了一级CACHE的结构和存储体的组织方式,提高了内核指令并行的效率.二级CACHE采用用户可配置结构,以满足不同用户的需求,提高了DSP的运用范围.该设计已经流片成功,性能达到设计要求.
其他文献
该文针对周期跳变系统和采样系统提出了基于Ｒｉｃｃａｔｉ方程的Ｈ〈，２〉控制方法。通过分析系统的Ｈ〈，２〉性能。指出实现系统Ｈ〈，２〉最优控制的充分条件是存在一有界正半定矩阵函满足一带跳变的Ｒｉｃｃａｔｉ方程，同时给出了Ｈ〈，２〉最优控制。
该文通过对模拟退火法（ＳＡＡ）、遗传算法（ＧＡ）和趋化性方法（ＣＡ）的比较，提邮了一种新的随机优化方法，其性能优于模拟退火法、遗传算法和趋化性方法，将其用于模糊控制规则的自动生成，取得了令人满意的结果。
该文提出了一种适应能力较强的带补偿因子的模糊神经网络系统，并对其结构辨识和参数优化进行了研究。通过对非线性函数的辨识以及与常用ＢＰ网络的学习次数进行比较可以看出，采用该提出的带补偿因子的模糊神经网络系统和参数初始化方法可以明显提高学习速度，是切实可行的。
网络被动监测需要涉及很多方面的内容:数据包的捕获,数据包的分类、数据包的分析等等、前人在这方面也进行了许多有益的探索,提出了许多独创性的监测架构.但是随着网络带宽的高速发展,许多骨干网的带宽已经发展到数G甚至数十G的速度,网络上的流量模式与以前也有很大的变化,这样的情形直接导致许多被动监测架构无效,本文根据监测千兆网及以上的高速网络所面临的挑战,提出了一种基于商用硬件和开源软件进行高速网络被动监测
本文主要介绍了一种数字IP硬核的高频测试方案设计与实现,首先介绍了高频测试的方法和问题,然后分成三步分别介绍了本文提出的测试方案的片内设计,片外测试环境的设计,以及最后的实测过程和结果.经过多个IP核流片后测试,结果证明测试方案正确,实用,并且测试成本较低,过程简易,适用于通用数字IP硬核的功能和高频测试.具有较高的实用价值.
射频大功率LDMOS(Lateral Double-diffused MOSFET)以其高工作频率和高性价比而得到广泛的应用.而跨导决定射频LDMOS性能的重要静态参数之一,本文针对射频大功率LDMOS的跨导模型进行了深入的研究.首先分析了射频大功率LDMOS中的电子运动規律,指出在射频大功率LDMOS中沟道和漂移区均可能出现电子速度饱和;在此基础上推导射频大功率LDMOS的跨导模型;最后,通过与
构造决策树模型的关键之一是测试属性的选择标准.目前,测试属性的选择标准各种各样,有基于信息熵,基于属性相关程度,还有信息熵与属性相关度相结合或者与贝叶斯相结合等标准,本文其选择标准加以归纳,分析其优缺点,以便今后更好地应用于实现。
PCI Express技术是用于未来各种计算与通信平台的一种高性能、通用、串行I/O互连.它利用了点对点互连,基于?交换的包协议技术的最新进展,具有新的性能和特性.PCI Express基于物理层、数据链路层和事务处理层三个层次实现高可靠的报文传输.本文在理解PCI Express层次式体系结构的基础上,按照结构的功能划分,提出了一种模块化设计方法,在整体上对协议进行了功能模块的划分,并在此基础上
邻近通信(Proximity Communication)是一种国际上正在探索的新的芯片连接技术,无需现在常用的PCB板、导线、针脚等接口,利用电容耦合的方式,使相互邻近的芯片直接进行通信.而且具有高速、高带宽、低功耗、增加芯片测试能力等优点,打破了现在芯片和接口速度、带宽的瓶颈,对下一代高性能计算机的研究与发展具有重要的意义. 本文研究了电容耦合邻近通信技术原理,并设计了一种神经元模型结构敏感放
本文分析了集成电路功耗的组成,并据此提出了一种基于业界标准单元时序功耗库模型的标准单元功耗特征参数提取的简便方法.该方法可以用适当的模拟次数进行快速特征化,而且能达到可接受的精确度.实验电路的HSPICE模拟结果表明,这种功耗特征参数提取方法在忽略寄生参数和互连线时,功耗估计误差小于5％.