【摘 要】
：
在锁相环和环形振荡器等模拟电路的测试中,模拟信号的获取需要通过电压缓冲器来实现.本文在0.18μm CMOS工艺下,采用典型两级运放和共源极放大器相结合的方法实现电压缓冲器,它能够宽范围跟随模拟信号.HSPICE模拟验证,输入信号在0.5v～1.3v之间变化时,放大器增益在55dB～90dB之间,相位裕度为63～53度,与典型两级运放构成的电压缓冲器相比具有较宽的输入电压范围.
【机 构】
：
国防科技大学计算机学院 长沙410073
【出 处】
：
第十四届计算机工程与工艺会议(NCCET10)
论文部分内容阅读
在锁相环和环形振荡器等模拟电路的测试中,模拟信号的获取需要通过电压缓冲器来实现.本文在0.18μm CMOS工艺下,采用典型两级运放和共源极放大器相结合的方法实现电压缓冲器,它能够宽范围跟随模拟信号.HSPICE模拟验证,输入信号在0.5v～1.3v之间变化时,放大器增益在55dB～90dB之间,相位裕度为63～53度,与典型两级运放构成的电压缓冲器相比具有较宽的输入电压范围.
其他文献
随着集成电路的迅速发展,软错误的问题已经不可忽视,而多米诺逻辑作为集成电路里的基本单元,也是较容易受到空间粒子轰击产生软错误的电路,因此在数字集成电路设计过程中必须考虑多米诺逻辑的软错误易感性.本文针对动态多米诺反相器进行研究,通过分析及实验得出动态多米诺反相器节点的几种敏感情况,给出了临界电荷的公式,并且研究了不同工艺下多米诺逻辑的软错误易感性,分析了工艺变化及晶体管沟道宽度改变时临界电荷的变化
随着集成电路进入深亚微米工艺,电源网络对整个芯片的重要性日趋明显.本文针对一款DSP芯片的电源网络设计,提出了一种电源网络优化策略.在完成基本电源地布线的基础上,采用sram电源环扩展、引入P/G桥、定位IR_DROP严重的标准单元等优化方法来减少电压降,提高抗干扰性能.
新一代航空电子系统提出系统功能高度综合化,各功能模块符合小型化、低功耗、高可靠性要求,微电子集成技术成为新一代综合模块化电子系统设计的关键技术和提高系统整体性能及可靠性的重要手段.利用SoC技术将传统功能模块高度集成并拓展成为功能模块设计的首选方法.通过对具有自主知识产权的1553B-SoC芯片和高速1553B收发器介绍并应用,构建新型MBI模块设计及实现,有效地降低了MBI模块体积和功耗,并使得
传统的地面电源监控器采用模拟电路和继电器实现,控制的精度和灵活性差.本文设计的数字式地面电源监控器以高性能的DSP芯片TMS320F240为核心,采用通用的嵌入式硬件软件设计方法,构建了一个高性能的控制系统平台,具有维护方便、控制精度高和系统灵活等优势.根据该原理研制的产品已经经过试验、联试和用户使用,使用结果表明,该控制器工作可靠,性能良好.
本文以单管测试芯片为对象,研究了版图自动生成技术,提出了一种基于Pcell技术和SKIL语言的单管测试芯片版图自动生成方法.根据工程设计实例,实现了单管测试芯片版图的自动生成.工程实际应用说明该方法不仅节省了版图实现的时间,而且可靠性高,消除了大量重复手工操作带来的潜在错误隐患.
针对高速电路的信号完整性设计,越来越多的PCB设计者应用地保护走线来防止线间串扰.本文提出基于过孔排的地保护设计方法,并以一对耦合微带线为例对其建立串扰仿真模型,应用Asoft siwave工具对NEXT、FEXT进行频域分析.从频域仿真结果来看基于过孔排的方法隔离串扰的效果要明显优于传统的在保护线上打地过孔的方法。
本文基于APB总线,设计了一种基于NEC协议的红外接收接口作为APB一个从机,重点分析和实现了在APB总线上NEC红外遥控协议的数据编码和传输机制.本设计用VerilogHDL语言设计和实现了在APB总线上基于NEC协议的红外遥控接收信号解码电路.在ModelSim6.1f仿真工具中进行了仿真测试,结果表明该电路实现了数据接收和解码的功能,符合NEC红外遥控数据传输协议.文章中还简单阐述了HS00
SGP4/SDP4模型是使用两行轨道根数(TLE:Two-Line Element Set)的解析解模型,可以获得比较精确的轨道预测.本文在FPGA平台上设计并实现了一种基于超长指令字(VLIW:Very Long Instruction Word)结构的SGP4/SDP4轨道预测加速器,并在单片FPGA芯片上实现了8个处理单元构成的计算阵列,采用指令级并行和任务级并行相结合的方式提高SGP4/S
片上高速缓存(cache)在当今的高性能微处理器中扮演着非常重要的角色,为了更好地支持对高性能微处理器尤其是多核多线程结构的微处理器中存储系统的研究,本文提出了一种适应多核结构的cache综合性能评估模型multi-metric memory model for CMP(以下简称M5C).该模型通过对目前流行的几种体系结构模拟器的总结和抽象,提取了有效的cache结构模型,同时结合cache电路中
协处理器往往是针对某类特定应用而专门设计的用于辅助主处理器运算的处理器,主处理器与协处理器之间的通信问题一直是一个被广泛关注的问题.设计了一种通用主处理器和协处理器之间的通信机制,实现了主一协处理器间的高效通信接口,主处理器可以通过该接口对协处理器进行控制以及数据通信.接口支持四种读写模式,其中包括读写效率较高burst模式读写.它具有引脚少、面积小、频率高、带宽高等特性.