论文部分内容阅读
本文介绍了一种对MultiBus总线进行测试的模块,该模块基于MultiBus总线的将多总线上的I/o读写、存储器读写、DMA、中断等事件发生时的数据地址等信息记录下来,加上时标一起输出,方便了调试与故障诊断.
一种用于多总线的测试模块的设计与实现
【摘 要】
：
本文介绍了一种对MultiBus总线进行测试的模块,该模块基于MultiBus总线的将多总线上的I/o读写、存储器读写、DMA、中断等事件发生时的数据地址等信息记录下来,加上时标一起输出,方便了调试与故障诊断.
【机 构】
：
武汉数字工程研究所(武汉)
【出 处】
：
第二届中国测试学术会议
【发表日期】
：
2002年12期
其他文献
本文研究基于时序DRFM测度值引导的部分扫描设计比基于静态测度值引导的部分扫描方案可获得更高的性能价格比,可帮助用户基于ATPG系统选择性价比较优的扫描设计方案.
本文介绍了VXI总线C尺寸64通道隔离AD模块硬件的基本设计方法.并且着重分析了主控CPU的选择,模拟开关的选择和设置,大容量缓存设计等关键问题.
文章介绍了基于IEEE 1149.1Std的边界扫描测试系统的工作原理、重点探讨了系统的软件设计与实现,该边界扫描测试系统支持JTAG协议的指令集,能够对带边界扫描结构的高密PCB、MCM等进行传统测试方法不能完成的测试任务.
扫描测试方法已经广泛应用于集成电路设计、制造领域.为了解决IP(Intelligent Property)内核测试和SOC(System-on-a-Chip)测试中遇到的测试时间和测试功耗的问题,提出了一整套基于扫描测试的SOC测试方法.实验结果表明该结构能够在测试时间和测试功耗约束下提供优化后的测试结构.
基于可复用的嵌入式IP(Intellectual Property)模块的 系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.结合系统级芯片的可测试性设计技术所面临的技术难点,详细介绍了当前系统级芯片的可测试性设计技术,分析了各种系统级芯片的可测试性设计技术的特点及优缺点,着重讨论了国际工业界内针对系统级芯片测试的方案:IEEE1500和虚拟插座接口联盟(VSIA)测
本课题是教育部IC设计网上合作项目的一部分,目的是充分利用网络资源,把IMSXL-100测试与验证系统共享到因特网上,并实现远程可视化测试.因此本文主要涉及三个部分:远程控制;远程交流、网上求助.
基于对FAN算法的分析,本文在不考虑冒险的情况下对于CMOS电路中的开路故障,探讨了利用FAN算法进行瞬态电流测试产生的可能性.文中定义了三种不同的D前沿,并将测试产生分为三个部分:1)激活故障,2)使无故障电路和故障电路的瞬态电流差别最大化,3)减少旁路的影响.实验结果说明,在不考虑冒险的情况下,将FAN算法应用于瞬态电流测试产生是可行的.
非高斯噪声的干扰问题在通信过程中是经常出现的.高阶累积量广泛应用于通信过程中非高斯环境的信号检测问题.首先用高阶累积量方法讨论了非高斯噪声中确定性信号的检测问题,设计了广义匹配滤波器,并与传统的匹配滤波相关检测器的检测性能进行比较,验证了所述算法的有效性.
本文介绍了铁路区间信号安全性测试系统的研制背景,着重讨论了测试用基础数据的特征和客户机/服务器型数据库框架结构,提出了区间测试专用的静态数据库设计策略;同时,论述了专用的数据库技术(包括数据的安全性和完整性)的一般性质特征,继而结合具体测试系统的要求,概要地说明了用于铁路区间信号的测试系统使用的数据的生成与处理的方式.