【摘 要】
：
现在现场可编程门阵列(Field Programmable Gate Array,FPGA)已经被广泛得应用于数字信号处理(Digital Signal Processing,DSP)领域,这是因为使用FPGA进行DSP设计可以大大减少从算法到实现硬件之间的设计时间。其中FIR (Finite Impluse Response)是DSP应用系统中的一个重要组成部分,在FPGA上实现FIR使用得最多
论文部分内容阅读
现在现场可编程门阵列(Field Programmable Gate Array,FPGA)已经被广泛得应用于数字信号处理(Digital Signal Processing,DSP)领域,这是因为使用FPGA进行DSP设计可以大大减少从算法到实现硬件之间的设计时间。其中FIR (Finite Impluse Response)是DSP应用系统中的一个重要组成部分,在FPGA上实现FIR使用得最多的是DA(Distributed Arithmetic)结构,本文从DA结构的ROM (Read-Only Memory)的地址位宽和输入并行度两方面入手,分别分析了两个参数的变化对资源和性能的影响。实验结果表明在ROM地址位宽为4或5时性能资源比最好；性能资源比随输入并行度的提高而提高,当输入并行度为输入数据位宽时,性能资源比提高24％至117％。
其他文献
随着半导体技术的进步,将更多的功能集成在单个片上系统(SoC)中变得可行。视觉芯片作为一种重要的SoC,在单个芯片上集成了图像传感器和多级异构并行图像处理器。在过去几十年中,基于大规模并行处理器的更高性能SoC的需求显着增加。视觉芯片中的异构并行图像处理器的设计变得异常复杂。因此,芯片验证对于验证团队来说变成一项非常具有挑战性的任务。许多论文报告了功能验证和形式验证等技术,但是调试任务需要消耗更多
Single photon sources in the optical communication band are very important for optical fiber-based quantum information.Single self-assembled semiconductor quantum dots (QDs) are attractive candidates
热电器件由于其结构简单,可靠性好,无污染等优点,在微电子、能源等领域具有广泛的应用。探索具有高热电优值(ZT)的新材料是近些年来的研究热点。超晶格材料由于其独特的量子限制效应和声子界面散射,ZT值比块体材料大幅度提高。而锑化物二类超晶格与传统超晶格不同,其禁带呈错开状,由此又可以带来热电性能新的变化。本文阐述了锑化物二类超晶格的能带结构以及能够获得高ZT值的优势,介绍了其热电机理和研究进展,以及当
回音壁模式(WGM)微腔激光器由于其高品质因子和小的模式体积在片上集成中作为一个很好的光子限制结构，并引起了人们极大地兴趣.在本文中，我们实验上和理论上研究了光注入微腔激光器的非线性动力学和分叉现象.特别的，我们观察到在Hopf分叉附近单周期振荡区域对频率失谐的扰动不敏感，这对微波信号的产生很有利. 在强光注入下直接调制带宽增强到38GHz. 此外，我们数值上研究了单周期和混沌振荡现象，表明增强模
通过一种简单的气相沉积法，高质量的CdS分枝纳米线被一步制备而成，并对于其生长机理进行了相应的讨论.单根的CdS分枝纳米线被分别组装到硅基和柔性衬底上，从而得到刚性和柔性的可见光光电探测器.研究发现，基于SiO2/Si衬底的CdS分枝纳米线光电探测器展现出了超高的光暗电流开关比(高达1.96× 104)，比先前报道的CdS纳米结构光电探测器高出了几个量级，同时器件还具备高的比探测率(4.27×10
In this paper, the piezoelectric coefficient d33 of AlN thin films for MEMS applications was studied by the piezoresponse force microscopy (PFM) measurement and finite element method (FEM) simulation.
矩阵乘法是信息处理领域的常见计算，该文设计并实现了一个可自由配置的浮点矩阵乘法IP核，可满足不同计算场合的需求。该IP核采用并行结构设计，使用AXI接口，可通过参数配置实现任意维矩阵乘法，并在嵌入式系统设计中灵活调用，在Xilinx 7系列芯片的FPGA平台上进行验证了。实验结果证明了该浮点矩阵乘法IP核相对于传统乘法器设计具有计算速度快、移植性能好、资源利用少等特点。
我们利用宽带混沌半导体激光器制备了结构简单、紧凑的高速物理随机数发生发生器.首先，利用单片集成的双模激光器进行自注入后获得了40.29GHz宽且平坦的混沌带宽.通过160GS/s采样率的四位低位有效位截取方式获得了640Gbit/s的高速物理随机数序列，该结果可以通过国际标准.
本论文提出了一个低电压条件下工作在5.2-5.7 GHz的亚采样锁相环芯片设计.低电压亚采样锁相环的设计难点主要在于,在一定的工艺条件下,当电源电压降低时,压控振荡器(VCO)分频器的可工作最高频率也随之而降低,因此低电源电压限制了锁相环的最高工作频率.这篇论文提出的低电压亚采样锁相环是基于0.18 um CMOS工艺设计,它采用了一种全新的基于扩展真单相时钟逻辑低电压多模分频器模块.该多模分频器
本文从器件结构和电学特性等方面，对具有垂直结构和水平结构的Ⅲ-Ⅴ族纳米线晶体管的最新研究进展进行了综述。对于垂直器件，虽然高质量的垂直Ⅲ-Ⅴ族纳米线易于获得，但栅极的逻辑布线难以实现；对于水平结构器件，虽然栅极的逻辑布线与当前的平面硅差异不大，但无催化剂条件下难以选区定位生长水平Ⅲ-Ⅴ族纳米线。硅基Ⅲ-Ⅴ族纳米线晶体管不仅能有效提高沟道迁移率等性能，而且可以保证与硅工艺的兼容性，同时降低Ⅲ-Ⅴ族材