【摘 要】
：
本文在对高速信号传输理论深入研究的基础上,设计并实现了一种新型四值电流信号收发器.由于CML(Current Mode Logic)具有速度高、频带宽、非线性失真小等优点,所以当今CML广泛应用于各种高速SefDes系统中.本文设计实现了一种新型四值电流信号收发器,工作频率为2GHz.与二值电流信号相比,其显著优点在于仅仅采用一条互连线就可以同时成功地传输2位电压信号,降低了延迟和功耗.发送器由于
【机 构】
：
国防科技大学计算机学院 湖南 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET08)
论文部分内容阅读
本文在对高速信号传输理论深入研究的基础上,设计并实现了一种新型四值电流信号收发器.由于CML(Current Mode Logic)具有速度高、频带宽、非线性失真小等优点,所以当今CML广泛应用于各种高速SefDes系统中.本文设计实现了一种新型四值电流信号收发器,工作频率为2GHz.与二值电流信号相比,其显著优点在于仅仅采用一条互连线就可以同时成功地传输2位电压信号,降低了延迟和功耗.发送器由于采用了工艺补偿电路,提高了系统对工艺偏差的容忍力,从而提高了系统的整体性能.设计采用0.13um CMOS工艺,使用HSPICE工具进行系统仿真,仿真结果表明,四值信号收发器可以正常工作,达到了良好的效果.
其他文献
随着互联网的飞速发展,网络设备的巨额能耗逐渐凸显并被为人们所重视,这促使相关组织和研究者努力寻求各种方式去提高网络设备功耗管理效率,降低互联网能耗.本文首先介绍了互联网设备严重的能耗现状以及节能的总体技术思路,之后分析了互联网边缘设备与核心设备两者在现阶段的节能研究技术成果,并据此预测未来节能技术可能的发展趋势。
针对主机与DSP芯片之间相互通信的需要,设计一款8位的HPI接口,能够传送8位和16位的数据,实现PC机实时读写数据或加载程序到DSP芯片的存储空间,提高对DSP芯片的控制能力,充分利用其强大的运算功能.HPI设计主要分为3个模块,分别是主机和HPI的接口模块、HPI和DMA的数据通信模块和主机对HPIC控制寄存器的操作.最终的版图设计采用0.25uM工艺,利用CADENCE工具对其模拟验证,得到
在战场上,地域通信网易遭受节点破坏、末端信息封锁、局部阻塞瘫痪等攻击,研究其在节点损毁情况下路由协议的性能,有助于改进或提出更适合地域通信网的路由协议。本文在研究地域通信网结构及组成的基础上,分析了野战地域通信网在损毁情况下对路由性能的影响,并通过QualNet通信仿真平台对常见的几种路由协议AODV、DSR和DBF在不同的损毁程度下进行了比较分析,结果对实战中地域通信网路由协议的选取有指导意义。
空间飞行器在太空环境中面临的主要问题之一是辐射,空间高能粒子对星载交换设备的可靠性产生重大威胁.本文根据SOC的层次化设计方法,总结了从系统级、模块级、芯片级实现容错的几种解决方案,对一种典型星载交换机结构进行了可靠性关系建模和可靠度计算,并对系统可靠性分配中需要重点考虑的吞吐量和功耗两项指标进行分析,进一步提出模式可以调节的复合解决方案.
本文详细分析了前人提出的6种设计加固SRAM单元电路,在合理设计电路晶体管尺寸的基础上,利用SPICE电路模拟手段,比较了6种单元在SMIC 0.18μm工艺典型条件和最坏条件下的性能,找出了一种适用于VDSM工艺下大容量抗辐照加固cache设计的单元电路.
在PLL,CDR和环路振荡器等应用中,电源电压抖动对产生精确的时钟有很大的影响.本文在0.13μm CMOS 工艺下,采用四管稳定延迟单元实现对电源电压不敏感的环路振荡器,它能产生稳定的时钟.通过HSPICE模拟,在1.2v电源电压中加入正负10％的抖动,振荡器可以稳定工作在2.5GHz,其周期抖动在正负10ps内,周期随电源电压变化的敏感度为54.2ps/v,同基本反向器构成环路振荡器相比,减小
为了满足航天、军事方面对抗辐照的特殊要求,本文使用SOI工艺、BTS结构设计了一款8kbSRAM.本存储器设计主要有三个部分:存储单元、读写控制电路和译码电路.基于一种静态工作的电路,通过对三部分的设计和改进,设计出了一款用于航天、军事方面具有抗辐照性能的单端口存储器.
本文提出了一种提高RAM成品率的电路设计方法,通过添加冗余存储单元以及对应的字线和位线,提高了芯片的成品率和可靠性,降低了芯片的制造成本.本文设计并实现了冗余单元的替换电路,模拟结果表明,该电路能够正确地替换RAM中有缺陷的行和列.
随着PCB设计复杂度的逐步提高,电源完整性设计变得日益重要.本文通过实例介绍了一种基于电磁场计算的PI设计方法,它同时结合频域阻抗分析与时域Spice仿真,准确而较快速地完成电源完整性设计.