论文部分内容阅读
ATM 信元交换系统一般采用CRC 循环冗余校验编码来保护信元的信头。本文介绍了并行CRC生成的基本方法,研究了并行CRC 纠正单比特错误的实现原理;设计了ATM 信元信头并行CRC 生成与校验的FPGA 模块。特定芯片的实现结果表明,CRC 生成模块与校验模块的数据吞吐量分别超过1.6Gbps 和800Mbps。