论文部分内容阅读
在高速串行传输系统设计中,信号完整性是必须慎重考虑的问题。本文对1Gbps以上的高速串行传输信号的信号完整性进行了详细分析。其中包括信号完整性测试:TDR阻抗测试,眼图测试;信号分析;布线长度、增加幅度、线层对信号完整性的影响。
高速串行背板信号完整性分析
【摘 要】
：
在高速串行传输系统设计中,信号完整性是必须慎重考虑的问题。本文对1Gbps以上的高速串行传输信号的信号完整性进行了详细分析。其中包括信号完整性测试:TDR阻抗测试,眼图测试;信号分析;布线长度、增加幅度、线层对信号完整性的影响。
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十届计算机工程与工艺全国学术年会
【发表日期】
：
2006年8期
其他文献
本文提出一种站为边界的流水线仿真调试控制机制.该机制实现了目标数字信号处理器(DSP)的CPU流水线完成调试状态下对流水线的仿真停、仿真运行和单步运行的控制;解决了调试过程中以系统时钟周期为边界的流水线的弊端,利于调试过程中的设置硬件断点、软件断点和单步等操作的运行.
在芯片的不同版本设计阶段,设计者必须基于已有条件全面系统地衡量相关因素,使设计优化更加简洁高效.针对YHFT-DSP芯片ESMIF特定需求下的时序问题,本文在各版本设计阶段结合工程实际,深入探讨了多种可能的设计方法,对比分析了它们的优劣,逐步进行了设计优化,最终实现了更高的设计目标.本文不仅具有实际的工程应用价值,而且很好地体现了上述设计优化思想,对芯片项目开发具有一定的指导意义。
本文介绍了一种新型流处理器的流级指令集及其发射机制,并且提出了一种符合该机制的指令发射单元-流控制器的设计.流控制器采用动态发射机制,能够正确高效地发射流指令,提供指令给各个功能部件.最后简要分析了在该机制下指令发射存在的问题。
本文详细论述了一种高性能微处理器验证模型的建模和模拟过程,所阐述的有限状态机(FSM)对p bus协议进行建模,是一种简单高效,使用方便的方法。
流处理结构是一种能够对具有大数据量、计算密集型等流应用高效处理的处理器结构。本文提出了一种基于流处理结构的地址产生部件的设计及实现,能够完成从流到访存地址的高效转换,为计算核心提供快速的数据存取通道。
本文介绍了一种基于可变长指令系统的多体的BTB实现技术,描述了所设计的BTB的体、项的结构,同时对于采用多体BTB结构的分支预测与处理过程进行了较为详尽的说明。
在x处理器的分段存储管理方式下,对段描述符的频繁访问带来了不必要的开销。采用段描述符高速缓存,形成了由主存、cache和段描述符高速缓存构成的三级储存结构,提高了段描述符访问的效率.通过在cache tag中引入表示段描述符是否已缓存的标志位。以较小的面积和硬件代价,保证了cache与描述符缓存的一致性;将此标志位用于改进cache行的替换算法,降低了描述符缓存被清空的概率,提高了描述符缓存的命中
本文介绍了如何利用IBM提供的现有商用IP技术实现串行传输方案。首先介绍了方案采用的软core-XGXSPCS和硬core-HSS,其中XGXSPCS实现8B/10B编码,而HSS实现了串并一并串转换电路,然后介绍多通道绑定实现高速串行传输。
高速PCI-X 133MHz系统实现的重要目标就是稳定可靠的运行,随着PCI传输数据速率的不断提高,信号传输过程中的信号完整性问题就凸现出来。本文总结了实际工程应用中的PCI-X成功经验,解决了PCI-X高速接口信号传输的信号完整性等问题。