论文部分内容阅读
本文讨论了一种适合高速实现的并行处理卷积编码技术,并研究了相应的Viterbi译码技术.本文采用硬件描述语言(VHDL)设计了多种Viterbi译码器,仿真结果表明,单路Viterbi译码器能够实现最高达120Mbps以上的数据译码输出速率.以上研究工作为863研究课题中高速卷积编译码专用芯片的设计打下了良好的基础.