论文部分内容阅读
专用集成电路往往是包含施工时序逻辑单元的复杂数字系统。若以故障复盖率作为测试完全性的评估标准，而采用传统的六级ｓ－ａ－０，ｓ－ａ－１的故障检测方法来生成测试向量，会遇到很大的困难。该文提出另一种方法解决此类电路的功能测试问题。其特点是用异步时序逻辑电路内部状态及其相互转换的验证作为测试完全性的评估标准。该文所做的工作是：根据不同的情况，用不同的方法推导出电路的简化状态图，也就是从电路结构图中或逻辑框图中提取电路功能的数学模型，然后从简化状态图自动生成电路的测试向量序列。通过实验已证明这种方法用于异步时序电路的测试向量序列的生成时，既减少了工作量，又保证了功能测试的完全性。（本刊录）