论文部分内容阅读
介绍了一种基于VHDL的数字系统设计方法。针对数字时钟系统采用模块化设计方法,各模块电路的设计通过VHDL语言编程实现,然后使用Max+plus II设计软件完成各模块电路的设计输入、编译、仿真后,进一步完成数字系统的设计。该设计较以前的传统设计相比,具有硬件电路简单,可靠性高,灵活性强等特点。