通用可编程雷达定时模块设计

来源 :全国第二届嵌入式技术联合学术会议 | 被引量 : 0次 | 上传用户:yuji712
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
雷达定时信号在现代雷达系统中有着重要作用。随着半导体技术的发展,FPGA器件能够满足定时模块的通用性和灵活性。介绍了一种基于Xilinx公司Spartan-3系列FPGA芯片的通用通信定时系统,描述了它的硬件和软件实现。
其他文献
美国德州仪器(TI)公司的TMS320C55x DSP为业界最具功效的DSP,其待机功耗低至0.12 mW,性能可达600MIPS。在介绍TMS320C55x DSP系统液晶显示原理的基础上,给出了灰度图像二值化及
研究了基于DM642的实时图像编解码系统,实现了图像的采集、编码、CPCI传输、解码、实时显示、字符叠加。其中,基于DM642主DMA模式的CPCI总线传输技术、EDMA循环链接技术、纯数
自从小波嵌入式图像编码算法成为静止图像编码新标准JPEG2000的基础以来,基于小波的嵌入式编码算法的研究已成为当今最热门的研究课题之一。其中,SPIHT编码算法是最著名的算法
会议
介绍一种采用宽带PMC数字接收机作为模数转换和数字下变频设备,以DSP(TMS320C6416)作为控制中心,以SCSI磁盘作为记录设备的雷达数据采集与记录系统。该系统基于CompactPCI工控
会议
通过Y向小三角控制原理,避免了车门单件尺寸波动带来的装配不稳定性,并且在Y向装配姿态稳定的基础上,规范了Z、X向控制点的位置.通过多轮的试验及验证,制定了适合铁质车门的
研究了基于造型CAS面的前期设计校核,对校核项目从区域性法规校核、人机工程、工艺可行性和运动校核等方面对校核内容和项目进行了梳理,同时对校核过程进行了较为全面的讨论.
在复杂的网络环境中如何保证传输雷达情报的真实、完整、保密和实时将成为突出的问题,从而对雷达情报的加密强度、加密模式、身份鉴别、处理延时等多方面提出更高的要求。本文
会议
针对声纳基阵信号实时仿真系统实时性和可配置的需求,构造由多片TigerSHARC DSP和工控机为核心的并行处理系统,设计DSP并行处理软件。重点讨论并行处理系统设计中软硬件结合问
在一种已经成功推广的高速数字信号处理平台的基础上,着重分析FPGA在系统中担负的管理、接口和通信功能。利用成熟的CPCI总线,FPGA提供了高达90MB/s的主机访问DSP速度。FPGA里
现代电子系统对存储模块的存储容量和存储带宽的要求不断提高,本文设计并实现了一款高性能的超大容量数据存储板。该板采用NAND型Flash作为存储介质,单板载有96片Flash芯片,实现
会议