【摘 要】
：
本文基于600V体硅外延BCD工艺,完成了一款浮栅驱动芯片的设计.为了增强隔离结构的可靠性,本文提出了一种新型的P型阱、N型阱交替排列的隔离结构,该隔离结构耐压为740V,相对于传统结构增加了7％,当LDMOS漏端电位大于1V,且漏端与高侧电压差为15V时的漏电远小于lμA,满足芯片应用要求.此外,为了增强浮栅驱动电路的抗噪性能,提出了一种新型的抗dV/dt噪声电路,相比于使用滤波宽度为70ns滤
【机 构】
：
东南大学,电子科学与工程学院,南京,210096;无锡芯朋微电子股份有限公司,无锡,214000
【出 处】
：
2013年全国博士生学术论坛——电子薄膜与集成器件
论文部分内容阅读
本文基于600V体硅外延BCD工艺,完成了一款浮栅驱动芯片的设计.为了增强隔离结构的可靠性,本文提出了一种新型的P型阱、N型阱交替排列的隔离结构,该隔离结构耐压为740V,相对于传统结构增加了7％,当LDMOS漏端电位大于1V,且漏端与高侧电压差为15V时的漏电远小于lμA,满足芯片应用要求.此外,为了增强浮栅驱动电路的抗噪性能,提出了一种新型的抗dV/dt噪声电路,相比于使用滤波宽度为70ns滤波电路的传统栅驱动芯片,抗dV/dt噪声能力从约30V/ns提升至70V/ns以上.
其他文献
本文简要分析了G.729A+B语音编解码算法的基本原理.基于ARM926EJ-S平台,提出了层次化的代码优化方法.对ITU-T的G.729A+B参考代码分别从算法级、c语言级、汇编级三个层次进行了优化,优化后的G.729A+B代码适用于嵌入式低速率语音通信系统.
运行于众核片上网络处理器的并行应用往往会将大部分执行时间用于同步映射到处理器各节点的线程,从而导致应用程序的性能大幅下降.本文提出了一种基于指令的同步方案,该方案可应用于包交换众核片上网络处理器.实现该方案主要包含三方面工作:通过增加额外链路,路由单元可支持处理器核的读请求;在处理器核原有的超长指令流水线中添加了特定的同步指令扩展;同步单元包含了全局可寻址的同步寄存器,用于执行原子操作.使用同步指
A high matching precision method by resistance ratio to realize current mirror and auto zero technology with switch capacitor to reduce the influence of offset voltage is presented.The proposed design
提出一种离子注入结终端扩展(JTE)和辅助环(Assistant Rings,AR)相结合的终端结构,其在传统的JTE结构周围加入等剂量的类保护环结构,仿真结果显示该结构能更好的调制器件边缘和耐压层之间的电场分布.通过优化注入剂量以及辅助环的间距与宽度,在集电区掺杂浓度为l×1015cm-3、厚度为10μmn的碳化硅双极型晶体管上实现了BVCEO为1573V的击穿电压,达到一维理想击穿电压值的83
反激变换器是最常见的拓扑之一,具有效率高,变压范围广的特点,在电源适配器、LED驱动等场合中非常常用.但同时高频的开关动作会造成严重的电磁干扰(EMI),其对开关电源效率及安全使用的影响已成为人们关注的热点.本文针对目前现有模型中出现的仿真精度差,模型复杂,建模周期长等缺陷进行了深入研究,提出了通过对分立器件建立高频模型的传导EMI建模方法.利用Saber仿真软件中的Model Architect
运算放大器是信号处理中的基础模块,随着系统复杂度的增加,低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此,对增益和带宽增强型运算放大器的研究成为业界关注的焦点.本文对电流重用技术的产生背景和技术演进作了较为详细的分析,体现了在技术进步过程中对结构的优化和改进,并进行了统一对比分析,说明了各种结构的优劣和差异,为高性能系统集成技术提供参考.
为了提高单相功率因数校正变换器的动态调节性能,本文提出并设计了一种新的数字控制器.数字控制器的数字电流控制环路仅采样功率因数较正变换器的输出电压和输入电流,而无输入电压采样,从而简化控制环路设计和降低环路的数字运算延时;同时自适应环路调节方法被提出应用于电压控制环路设计,提高变换器稳态调节能力和动态调节性能.集成基于现场可编程门阵列数字控制器的单相功率因数校正变换器被设计实现.在宽输入电压和输出负
本文提出一种对工艺不敏感的自校正带隙基准技术,自校正技术提高了带隙基准的初始精度.由于工艺的变化,各元器件失配所造成的失调电压,被一个6位的寄存器修调阵列平均化,修调所需的码由电路自身产生.通过自校正,该带隙基准的3σ精度从±12.6％减少到±1.0％.该电路的功耗为43.5uW,面积为0.025mm2,采用标准的65nm IP6M CMOS工艺.
编程成功率是阻变存储阵列可靠性的重要方面.本文采用1KblT1R阵列系统研究了晶体管的衬偏效应对Cu/HfO2/Pt阻变存储器编程成功率的影响.在forming过程中,晶体管和阻变存储器都具有一定的电压降,因此晶体管源漏两端端电压被抬高,晶体管产生衬偏效应,阈值电压增大.当晶体管的阈值电压大于所加栅压时,晶体管被截止,流经阻变存储器的电流被限制,无法被编程至低阻态.实验发现,将forming电压控
本文主要从材料的选取、器件的结构和工作机理等三部分展开讨论，并对有机单晶发光场效应晶体管存在的问题和未来进行了分析和展望。