【摘 要】
：
为了提高性能,Java内存模型允许编译器在优化过程中改变代码的执行顺序,缓存技术也会造成共享数据的更新顺序与本来的执行顺序不同.在多线程Java并发程序中,这些乱序执行会引起很多难以发现的错误.现有的Java程序模型检测技术并没有考虑这些顺序改变的问题。因此,提出了一种建立包含多线程交互及线程内代码乱序执行的完整模型,并利用模型检测工具进行穷举检测的算法。该算法可以发现原有技术无法发现的新问题,更
【机 构】
：
湖南大学软件学院,湖南长沙,410082 湖南大学软件学院,湖南长沙,410082 湖南大学计算机
论文部分内容阅读
为了提高性能,Java内存模型允许编译器在优化过程中改变代码的执行顺序,缓存技术也会造成共享数据的更新顺序与本来的执行顺序不同.在多线程Java并发程序中,这些乱序执行会引起很多难以发现的错误.现有的Java程序模型检测技术并没有考虑这些顺序改变的问题。因此,提出了一种建立包含多线程交互及线程内代码乱序执行的完整模型,并利用模型检测工具进行穷举检测的算法。该算法可以发现原有技术无法发现的新问题,更好地检测高可靠性要求的Java并发程序.
其他文献
本文通过简单介绍RFID技术,并分析目前RFID测试技术的热点,结合实际工作经验提出对RFID直接耦合测试以及并行测试的一些理解.
本文提出了基于随机测试的软件可靠性评估方法。文中首先引入程序正确性的概念,继而讨论了程序正确性估计方法,该方法以贝叶斯统计理论为依据,在对随机测试过程分析的基础上建立了基于输入域的测试过程的形式化描述;接下来讨论了程序正确性概率的先验密度函数及相关参数的选择方法,在此基础上得到正确性概率的后验概率密度函数.最后提出了在给定的程序运行剖面下软件可靠性估计方案.
集成电路测试系统校准关系到集成电路测试结果的准确性和可靠性。本文介绍了93k SOC系列测试系统概况,重点论述了93k集成电路测试系统参考源校准的原理、校准项目、实施方法及校准结果判断等内容,为进一步研究集成电路测试系统校准技术提供了参考.
本文以游戏软件测试中组合测试为例,对完全测试、组合测试及算法进行了论述.同时对测试的覆盖率和有效性,结合组合测试进行了分析.
随着基于IP核复用的SoC设计方法学的发展和IP核产品市场的不断扩大,对于国内芯片设计业来说,IP核质量问题带来的风险变得日益突出.本文以国家IP核标准为基础,介绍了CSIP建立的IP核评测与认证系统CQIP2.0,并努力用其去解决IP核质量难以评估的问题,形成业内IP核质量评测标准,促进芯片设计业的发展.
GUI测试包含以下三个最主要的要素:覆盖准则、测试预测、测试用例或测试集.本文将总结GUI测试中影响GUI测试效率的主要因素,并对今后研究的方向进行了展望.
目前,设计验证的质量主要通过代码覆盖率、功能覆盖率等多种覆盖率手段进行评估.但是覆盖率评估存在着自身的问题,如:代码覆盖率并不能真实地反映设计的错误覆盖率,而功能覆盖率的功能点选择太过依赖于验证工程师的经验.本文提出了在设计的RTL进行错误注入的方法,通过在待测设计中进行错误注入,生成若干带错误的设计文件,在这些带错误设计中依次运行测试集,最终计算出错误覆盖率。由于注入的模型化错误能够直接地模拟实
本文针对片上网络(NoC)系统的测试,提出了一种单向的虚拟测试总线(uVTB)测试访问机制.通过对NoC系统中的路由器(router)进行DFT处理,uVTB测试访问机制能够为内嵌核提供虚拟的测试路径.通过这些虚拟的测试通路,uVTB可以像传统的SoC测试访问机制一样保证测试数据流的连续与稳定.此外与NoC重用测试访问机制不同,uVTB的实现与系统协议无关,因此可以消除由NoC协议所导致的冗余测试
在行为级考虑可测性的综合,已经成为测试领域研究的热点.目前已有的一些行为级可测性综合平台,由于其商业化的本质,使得用户无法在综合过程中任意对调度与分配算法进行修改.本文主要是在已建立的行为级可测性综合开放平台架构体系中,在VC 6.0开发平台上,实现了综合模块的功能,即从数据流图到寄存器传输级(RTL)verilog语言的描述.
针对系统级芯片(SoC)测试壳优化和测试访问机制的测试总线划分问题,提出了基于蚁群算法的SoC中Wrapper/TAM联合最优化方法,用于缩短最长扫描链长度,并减少SoC的测试时间.对ITC2002基准SoC电路进行测试优化实验,结果表明此算法能有效解决SoC测试优化问题,与算法设计目标较为符合.