论文部分内容阅读
本文研究了基于32位浮点RISC核的徽控制器实现架构.微控制器采用四级流水线,将算逻部件、控制部件、乘法器、硬件地址生成器、指令队列缓冲器等功能模块以及嵌入式SRAM有机的集成起来,采用存储器动态功耗管理、数据中继器、并行优先级中断处理、总线仲裁器等技术,有效提高了整体性能.所有指令采用硬连线逻辑实现,提高了指令执行效率.微控制器与外围功能模块综合成控制系统,在Altera的FPGAEP20K1500EC上面得到了验证。