在介绍了一些频率合成方法之后,本文详细讲述了直接数字频率合成(DDS)基本原理,分析了杂散来源和杂散对DDS输出频谱的影响,并提出了一些方法来减少杂散,改善DDS的输出频谱。在这之后,本文介绍了DOCSIS1.1标准,包括PHY层(物理层)和MAC层。在DOCSIS1.1标准中,上行信道和下行信道分别进行了说明。本文的研究仅仅限于PHY层的上行信道。在介绍了DOCSIS1.1标准后,本文给出了一种基于DDS的CM上行信道调制器设计方案,并且符合DOCSIS1.1标准。上行信道调制器实现的是QPSK或16QAM调制。整个系统是基于FPGA设计,在提出方案之后,本文在整体方案设计和各个模块设计上都做了说明,并详细介绍了DDS模块。在DDS模块的设计中,主要是相位累加模块和相位-幅度转换模块。本文研究了传统的基于查找表来实现的DDS,通过压缩ROM表和优化相位累加器模块,改善了DDS设计并减少了杂散的影响。同时本文采用了流水线设计和超前进位加法器来优化DDS的相位累加器模块。最后本文对DDS进行了仿真,给出了仿真结果。