低密度奇偶校验码,即LDPC（Low-Density Parity-Check Codes）码,因具有接近Shannon极限的纠错、检错性能以及较低的译码复杂度,在过去的十年间得到广泛研究。得益于LDPC码编码、译码方案的不断改进,LDPC码的适用性和可操作性大大提高。为使数字通信系统获得更高的容量和频谱利用率,通常采用打孔（puncturing）的方法实现码率自适应,即根据信道的实时性能自适应地改变编码方式和调制方案等。然而打孔通过删余部分码元信息来调整码率大小,破坏了校验矩阵中置信信息的完整性,对LDPC码的纠错能力造成影响,这一缺点限制了LDPC码在移动通信等系统中的应用^[1]。本课题旨在解决LDPC码的这一问题,促进LDPC码更为广泛的应用。准循环低密度奇偶校验（Quasi-Cyclic Low-Density Parity-Check,QC-LDPC）码是一种高度结构化的LDPC码,其自身的准循环特性能够简化编码过程,同时提高译码效率。为降低QC-LDPC码在译码过程中的误码率和误帧率,改善通信系统在有噪信道中的性能,本课题从研究QC-LDPC码的结构出发,结合QC-LDPC码Tanner图的环路特性,提出一套改进的打孔方案。首先设计合适的基于循环置换矩阵的QC-LDPC码,从校验矩阵的构造上简化编码程序,根据其编码实现给出对应的二分图表示形式。结合QC-LDPC码校验矩阵结构和译码性能的理论关系,提出一种检测最小环路围长的方法,并给出算法方案的详细描述和流程图。其次,基于此算法构造一组最小环路围长递增的QC-LDPC码校验矩阵,选择合适的最大迭代次数,在高斯白噪声信道下进行误码率和误帧率仿真,以检测矩阵最小环路围长对译码性能的影响,从而验证算法的合理性和适用性。在此算法的基础上,解决有限码长的QC-LDPC码的打孔问题。已知打孔方案的选取会影响译码性能,本课题提出基于最小环路围长的一系列打孔位置和打孔数量的选取方案,控制变量进行仿真和对照,并与现有的打孔方案对比,比较各打孔方案的优劣。最终明确最小环路围长对于打孔位置和打孔数量的影响,并保留最佳方案。