论文部分内容阅读
时间延迟积分(Time Delay Integration,TDI)技术通过多行像素对同一目标进行曝光,来提高在高扫描速度和低光照情况下的成像质量。目前,TDI型图像传感器被广泛应用于医学成像、卫星遥感和工业监测等领域。相对于TDI型电荷耦合器件(Charge Coupled Device,CCD)图像传感器,TDI型CMOS图像传感器因其低成本、抗辐射和高集成度等优点成为了新的研究热点。模数转换器(Analog to Digital Converter,ADC)是TDI型CMOS图像传感器读出电路中的重要部分,其性能决定了最终的成像质量,因此本文对高性能列级ADC进行了研究和设计。本文首先分析了TDI型CMOS图像传感器信号累加方案,并根据数字域累加方案的特点选择了转换速度较快的循环(Cyclic)ADC结构。然后分析了电容失配、有限运放增益等非理想因素对Cyclic ADC性能的影响,为了便于校准,选择了电容极板翻转型ADC架构。比较器失调的影响可以通过冗余位(Redundant Signed Digit,RSD)编码来缓解,开关引入的非线性可以通过自举开关的设计来减小,因此本文校正的重点是电容失配和运放有限增益。本文首先针对电容失配和运放有限增益提出了一种数字校准方法,并完成了相关电路和版图设计。同时在采样电容和反馈电容存在0.3%的电容失配的情况下进行动态性能仿真,仿真结果表明SNDR由未校正的63.65dB提升到了73.73dB,验证了该数字校准算法的有效性。由于数字算法面积较大,本文设计了一种针对电容失配的模拟域校准Cyclic ADC,其芯片面积为0.03×1mm2,并将其集成进TDI型CMOS图像传感器中,最终仿真结果为有效位8.66-bit,功耗0.6mW。