集成电路设计已经到了片上系统(SoC)的时代,SoC设计方法一方面提高了系统的性能,缩短了设计周期,同时也带来了诸多挑战,测试技术已经是当前SoC设计的一个瓶颈.传统的测试技术已经无法满足SoC芯片的测试要求,SoC芯片的测试是基于对每个IP的测试进行的.基于SoC的新的测试思想不断的被提出,测试环(Test Wrapper)和测试存取机制(TAM)将是SoC可测性设计的两个重要部分.本文的主要研究工作包括:1.对传统的芯片可测性设计结构和目前SoC系统的可测性设计结构进行了详细研究,研究内容包括基于扫描的方法、内建自测试(BIST)方法、TAM结构、测试环结构.在此研究基础上,设计了一种新的测试环——可配置测试环,该测试环能够对IP进行扫描链数目的灵活配置.2.研究了SoC系统的测试优化问题,重点研究了TAM/Wrapper的联合优化方法,将本文设计的可配置测试环与矩形优化算法相结合,大大的降低了SoC系统的测试时间.3.详细研究了AMBA总线的功能及结构,本文的研究是基于本实验室的语音芯片SoC平台的,该平台采用了AMBA总线的结构,因此详细的设计了适合语音芯片的片上总线的结构,具体包括:仲裁器、译码器、选择器、default slave、APB总线桥、SRAM接口等模块的设计.以上各模块都完成了RTL级的设计,成功完成了功能仿真及电路的综合.4.进一步研究了基于AMBA总线的SoC系统的可测性设计方法,该方法为功能测试方法,详细地设计了AHB总线与外部接口的测试存取电路,通过该电路可以有效地对AHB总线控制模块及主从设备进行功能测试.本论文设计的测试接口控制模块完成了RTL级代码的编写、功能仿真及综合.