钛酸锶基压敏电阻材料是上世纪八十年代发展起来的一种新型多功能半导体陶瓷材料,该材料正被广泛应用于各种低压领域,比如,大规模集成电路和半导体电子的应用。本文主要研究了SrTiO3基压敏陶瓷的制备以及受主杂质和热处理工艺等对其电性能的影响。其主要内容如下:通过对初步实验和正交试验结果的分析,获得了最优实验方案,并制备出具有优异电性能的SrTiO3基压敏电阻材料,其各项电性能指标为:压敏电压V1mA=(8.1-28.4)V·mm-1;非线性系数α=2.5-8.8;相对介电常数εr=(1.67-6.70)×105; 介电损耗tanδ=(4.77-23.23)%。详细研究了不同含量的Li、Mn掺杂对SrTiO3基压敏陶瓷电性能的影响。研究结果表明:单掺Li或Mn时均得不到理想的电性能,适量的Li和Mn共同掺杂时可获得优异的电性能: V1mA=(5.7-11.7)V.mm-1, α=6.8-11.0,εr=(2.4-4.4)×105,tanδ=(6.7-10.4)%。当MnCO3和Li2CO3的含量分别为0.05mol%和1.00mol%时,非线性系数达最大值11.0。与单掺杂Mn相比,Li的加入可显著提高压敏陶瓷的非线性系数。研究了氧化热处理工艺对SrTiO3基压敏陶瓷电性能的影响。研究结果表明,氧化热处理温度和时间对材料的压敏特性和介电性能均有重要的影响,随热处理时间的延长和温度的提高,样品的压敏电压和非线性系数不断增大,而相对介电常数和介电损耗则不断减小。最后,本文采用叠加势垒模型对晶界电子势垒的特性进行了很好的描述。