在空间应用中,航天器和人造卫星中的体积和能源有限,集成电路芯片以其体积小,功能强,重量轻等优点得到了广泛应用。而芯片在空间环境中,会受到多种高能粒子的冲击而发生错误,从而对航天设备的正常运行产生隐患。静态随机存取存储器SRAM作为高速缓存的重要组成部分,在一块芯片中有着举足轻重的地位。当受到高能粒子冲击时,容易发生单粒子翻转使存储内容发生改变,所以需要对SRAM存储器进行抗辐射加固设计。本文使用cadence spectre软件,采用SMIC 65nm工艺对一款高性能抗SEU加固SRAM存储单元——HP10T单元进行研究,并且基于此单元进行存储器设计。首先,对SRAM存储器在空间环境运行中可能发生的辐射效应进行阐述,分析SRAM存储器进行抗SEU加固设计的必要性。然后,介绍SRAM存储器进行抗SEU加固的方法,并选择电路级加固为主进行存储单元研究。接下来,分析标准6T SRAM单元发生SEU的机理,结合一款RHPD-12T单元,进行HP10T单元的研究及其仿真验证和比较分析。最后,进行512Mbit SRAM存储器的结构设计和时序设计。在上述工作完成后,进行SRAM存储器的外围电路设计,并进行整体电路的整合和功能仿真验证,可以正确完成存储器功能。然后,进行存储单元版图设计及外围电路版图设计,并进行SRAM版图的整合完善。最后,提取版图寄生参数,进行版图后仿真,验证设计是否正确。版图后仿真结果表明,存储器可以在周期为10ns的时钟下正常工作。