降低接收机ADC精度的数字补偿方法的研究

来源 :上海交通大学 | 被引量 : 0次 | 上传用户:jake7
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
近些年兴起的60GHz毫米波通信技术因为其数Gigabit的传输速率引起了无线通信领域的广泛关注,60Ghz毫米波通信技术使得Gigabit以太网和高清数字多媒体接口等应用的无线传输成为可能。不过60GHz毫米波通信技术也面临着一系列问题,其中一个比较关键的技术难点是设计高精度高采样率的ADC(Analog to Digital Converter,模拟到数字转换器),这样的ADC往往设计复杂度高、功耗大。同样的问题也存在于UWB(Ultra Wideband,超宽带)通信系统中。无线通信信号传输过程中所经历的信道干扰使得接收端信号的动态范围扩大,这是造成接收机ADC高精度的主要原因。在各种信道干扰中一个比较重要的干扰是多径干扰。本文对频率选择性衰落信道进行了深入分析,并对接收机结构进行研究,提出了一种用数模信号混合处理的均衡器来降低频率选择性衰落信道中接收机ADC的精度要求。该均衡器结构以引入一个高精度高采样率的DAC(Digital to Analog Converter,数字到模拟转换器)为代价,在不改变接收机性能的情况下将ADC的采样精度降低2个比特;在误码率、收敛速度等性能上均比同精度的全数字均衡器有了很大提高。进一步,文章对该结构进行了优化,仅把补偿信号的高比特位的值转换到模拟域,将引入的DAC的精度降低到2~3个比特,从而进一步降低了该结构的设计复杂度和功耗。
其他文献
期刊
随着媒体格式与标准的日渐增多,可重构计算技术被广泛应用于多媒体处理中。在对规整、运算密集型媒体算法的处理上,可重构计算阵列同时拥有高性能和灵活的可编程性,填补了传
期刊
期刊