H.264是由ITU-T VCEG和][SO/IEC MPEG联合推出的国际视频编码标准。和其它视频标准相比,它采用了一系列新的关键技术,具有较高的视频编码压缩率和网络适应性,从而在数字视频业务、网络传输等诸多领域被广泛应用。随着人们对视频质量要求的不断提高,H.264编解码的计算复杂度也大幅提高了,从而难以达到某些领域实时应用的需求。因此,研究如何提高H.264标准的编解码效率具有十分重要意义。本文基于CUDA研究了H.264标准编码在可编程图形处理器上的实现,借助图形处理器的强大的并行处理和浮点计算能力加速编码的各关键模块处理过程。提出了基于CUDA编程模型的H.264视频编码并行框架实现方法。本文通过对关键模块的复杂度分析,考虑关键模块的数据相关性与可并行性,以充分利用CUDA存储器资源与并行计算能力为出发点,分析并完成了帧内预测、帧间预测、整数变换及量化、去方块滤波与熵编码的CUDA实现。在本文基于CUDA的实现框架中,帧内预测使用原始像素代替重构像素来预测当前块的像素值以便达到块级之间并行；帧间预测则通过改进原有的块内并行方法,使用基于宏块之间的并行实现；然后通过优化的整数DCT变换采用宏块间并行实现对残差数据的变换及量化。最后对量化后的系数矩阵完成Zigzag排序与熵编码。通过对各关键模块的CUDA实现,基本建立起一个基于CUDA的H.264标准并行框架,并基于此框架进行程序实现与实验测试,实验结果表明基于CUDA的编码速度较普通的CPU编码能取得比较可观的加速效果。