无线通信的快速发展,对无差错数据传送提出了更高的要求,信道编码作为无线通信中的关键技术,发挥着重要的作用。本论文以实现译码延时短,能适应可变码长,译码性能优异的TURBO译码器为目标,深入研究了基于SW-LOG-MAP算法的TURBO译码器的工作原理。本论文首先讨论了卷积码的基本原理,分析了卷积码的MAP译码算法的数学原理,接着讨论TURBO译码器的基础知识,和LOG-MAP算法基础知识。论文深入分析了LOG-MAP算法和SW-LOG-MAP算法各自的译码延后,提出采用SW-LOG-MAP算法作为实现方案。论文用Matlab语言建立行为模型,通过Matlab模型仿真,验证了SW-LOG-MAP实现思路,分析了SW-LOG-MAP算法的误码率性能以及影响误码率性的重要参数。为了获得与硬件设计相关的参数和EDA功能测试矢量,论文建立了基于硬件实现的C语言模型。最后,论文讨论了用Verilog硬件描述语言实现了SW-LOG-MAP-TURBO译码器RTL(寄存器传输层次)的设计思路和实现方法。论文通过EDA功能仿真,验证了RTL设计的误码率,估计了译码延时。根据逻辑综合结果分析了RTL设计数据输出带宽性能,通过与其他类似的已实现的TURBO译码器的对比,证明了RTL设计思路正确,方案可行。