高清视频引起了视频通信市场的一次快速、彻底的转变。视频压缩对于所有的视频应用都是必须的，而H.264/AVC被业界认为是最先进的视频压缩技术。在相同视频质量的情况下，H.264基本档次的压缩率是MPEG-2的一倍；然而H.264高级档次可以比基本档次再节省50％的带宽，可以在视频传输过程中节省大量的网络带宽成本。高清视频是当前的主力发展趋势，H.264高级档次为正在推广的高清视频通信扫清了网络带宽障碍，为高清视频会议和高清监控安防系统的广泛使用提供了良好的技术保障。H.264/AVC从基本档次到高级档次的升级比先前的视频技术突破都更重要。　　本文对基于 H.264/AVC标准高级档次的视频编码器中变换和量化模块进行了VLSI结构研究和设计。　　在H.264/AVC这类预测变换混合视频编码器中，变换和量化过程出现在正向的编码过程中；同时，反变换和反量化还会出现在解码参考帧的重构过程中。根据标准中用到不同的变换矩阵的特征和整个处理流程的时序特点，本设计分前向变换和反向变换两个方向完成了可配置的、硬件复用的变换运算单元，通过逻辑控制，用这些基本运算单元就可以以宏块为单位完成8×8和4×4变换的变换模式选择并完成相应的变换。该模块可以完成编码器中的变换、量化、反变换、反量化、重构过程。　　本设计用VerilogHDL语言进行实现，在ModeSim-Altera-6.5e下进行仿真验证，在SMIC130nm CMOS工艺下进行综合，在使用两个基本变换单元并行的情况下，共占用约82.3K个二输入与非门硬件资源，最大运行频率可达250MHz。该结果可以支持4K×2K@30fps的实时视频编码。