当MOSFET晶体管的栅长缩小到90nm技术节点以下,器件的电流驱动能力严重退化、漏电现象日趋严重,通过缩小器件尺寸来提升器件性能的方法变得越来越低效。硅应力工程作为一种有效的性能助推器,它通过提高载流子迁移率来增强器件驱动电流,已经被广泛应用于90 nm以下节点的纳米小尺寸器件。本文基于45nm标准CMOS工艺主要对应力记忆技术(SMT)和嵌入式SiGe源/漏极技术(eSiGe S/D)的工艺和器件物理进行了深入的研究工作,通过探索新的应力增强的工艺方法和最优的工艺条件来提高MOSFET的性能,主要创新成果如下:(1)研究了基于栅极应力记忆技术(SMT2)的NFET器件工艺实现,分析了SiN薄膜淀积温度和后处理工艺对应力大小的影响,提出了一种综合低温淀积、紫外光固化和高温快速热退化的新方法来实现SiN薄膜应力的最大化,提高SMT2NFET器件的驱动电流,减小其关断电流。通过对比分析300℃、350℃、400℃和480℃淀积的SiN薄膜的实验结果,本文发现较低的淀积温度使SiN薄膜具有多孔性,在后续的高温快速退火过程中有助于SiN薄膜中的H向外析出,从而降低了 SiN薄膜中残余的H含量,增强了 SiN薄膜的应力。另一方面,本文研究发现紫外光固化可以打断SiN中Si-H键和N-H键,重新生成Si-N键,通过后续的高温快速热退火可以进一步增强SiN的应力。实验结果表明SiN薄膜采用300℃较低的淀积温度,并依次进行紫外光固化和快速热退火后处理,SiN薄膜的应力达到了 1.7GPa。在Vdd=1 V和Ioff=100 nA/μm条件下NFET最大驱动电流达到了Ion=850 μA/μm,相比于采用480℃淀积SiN的NFET器件,平均驱动电流增加了10%左右。(2)研究了基于源/漏极应力记忆技术(SMT1)的NFET器件工艺实现,提出了一种在SiN薄膜淀积前先形成一层SiO2缓冲层的新方法,不但增强了 SiN薄膜的应力而且减小了SiN薄膜直接淀积对器件表面的损伤,降低了器件的衬底漏电流。实验结果表明通过优化SiN薄膜的淀积温度,采用额外的SiO2缓冲层工艺后NFET器件的驱动电流比无缓冲层的NFET器件提高了5%,比无应力记忆技术的NFET器件提高了11%。实验研究还表明SMT1技术中SiN薄膜淀积后应采用低温退火条件,然而过度退火会导致应力释放,造成电子迁移率降低,引起驱动电流增益减小。SiN淀积后进行550℃低温炉管热退火能够满足SMT1的应力要求,10分钟较短时间退火可得到SMT1应力最大化。另一方面,由于SiN薄膜在器件沟道引入了张应力而造成PFET性能发生退化。为此,论文提出了一种在覆盖PFET器件的SiN薄膜中选择性注入Ge离子的新方法,通过Ge离子的物理轰击效应破坏Si-N键,通过降低SiN应力来减小对PFET器件的影响。实验结果表明采用该方法并进行紫外光固化后SiN薄膜的应力减小了27%。相对于传统的选择性刻蚀PFET器件SiN的工艺,该方法工艺简单,具有低成本的优势。(3)研究了嵌入式SiGe S/D PFET器件的Ni硅化物工艺实现,分析了器件性能退化的物理机理,提出了一种基于Si帽层与预非晶化注入工艺(PAI)相结合的镍硅化物新工艺,显著地提高了 eSiGe S/D PFET器件的可靠性。传统镍硅化物工艺(Ni-only)增大了 PFET器件的漏极/衬底结的泄漏电流和源/漏极串联电阻。通过对比Ni-only、Ni-PAI、Ni-Si cap和Ni-PAI-Si cap四种硅化物工艺的实验结果,本文发现漏结BTBT高电场和锗硅化物团聚现象导致了传统镍硅化物工艺的泄漏电流增大,而NiSi/SiGe界面上局部的锗硅化物团聚造成界面粗糙是源/漏极串联电阻增大的主要原因。实验发现采用硅帽层的镍硅化物(Ni-Si cap)工艺可以改善NiSi薄膜的团聚效应和降低漏结的泄漏电流。实验进一步发现在传统镍硅化物工艺中加入PAI工艺(Ni-PAI)可以使硅化物表面变得非常光滑、均匀,减小硅化物薄膜的体电阻。本文最后采用PAI注入和Si帽层相结合的新镍硅化物工艺(Ni-PAI-Si cap),不但使漏结的泄漏电流降低约了 1个数量级而且使源/漏区体电阻从70Ω/□显著降低到16Ω/□。此外,源/漏区串联电阻的减小和空穴迁移率提高也改善了PFET器件的饱和驱动电流IDS(sat),使饱和驱动电流提升了 20%。