在研究大量资料的基础之上,先对锁相系统的基本工作原理进行了分析,以传统模拟锁相环的结构为基础,分析了锁相环的数学模型,并以此为出发点对锁相环的跟踪性能、捕获性能、及稳定性等各种性能进行了分析。由于本设计采用的是电荷泵锁相环的形式,它的结构与传统的锁相环有所不同,因此论文从系统设计角度出发对电荷泵锁相环的工作原理、数学模型以及基本性能也进行了比较详细的分析,进一步地研究了环路性能、环路参数。然后对电荷泵锁相环的基本模块——鉴频鉴相器、电荷泵以及压控振荡器的常用电路进行了结构分析和性能比较。本文设计了一个用于USB 2.0 PHY时钟恢复电路的锁相环频率综合器,论文主要阐述了这个电路系统的设计方法。环路中的鉴频鉴相器采用了双边沿触发的电路结构,有效地减小了传统鉴频鉴相器中的死区。电荷泵结构也作了一定的改进,采用了消除过冲现象的电荷泵电路,减小了非理想因素。本文对锁相环核心模块压控振荡器进行了深入研究与设计,实现了一个高线性度差分结构的压控振荡器。分频器采用单相时钟TSPC逻辑实现。电路设计和HSPICE仿真基于UMC0.25umCMOS工艺,从锁相环的仿真结果可知,我们的理论研究结果和实验结果相符。