本文所作的工作主要分为提高浮点运算性能与可配置性两方面： 1． 增强性能方面： 针对浮点操作中频率最高的浮点加减法，详细分析了当前流行的硬件电路实现算法（2-path算法与单通道算法），提出了可以提高系统并行度的几个方面，并在此基础上对算法与电路做了改进设计，电路综合结果表明达到了降低系统延迟（latency)的目的。针对2－path算法的改进包括：可以进一步使目标操作简化与专一的双通道新划分方案，简化舍入操作的尾数计算结果值域统一方法，能快速求出“符号 绝对值”的二进制求差方案，能快速求出前导0个数的PN编码技术以及指数部分的简化实现方式。 2． 提高可配置性方面： 针对不同应用环境对系统规模、时延等要求不同的特点，本文提出了浮点加法单元的参数化设计理念，主要思路是使各内部电路结构参数化，最终实现完全由用户进行配置实现。这里的参数化包括算法（实现了标准、单通道、2-path、3-path四种算法）、操作数位宽（指数、尾数位宽可变）、预处理实现（传统方法与改进方案）、流水线层数（2层、3层、4层）、舍入模式等，只需指定这些参数具体值，即可生成符合特定要求的浮点执行单元。。