随着超大规模集成电路的发展,单块芯片上集成的器件数目越来越大,而单个器件的尺寸也越来越小。单块芯片上器件数量的增加必然导致动态功耗的增加,同时器件尺寸的缩小,引起漏电流的增加,进而引起静态功耗的增加。为了降低芯片功耗,一方面需要减小器件的漏电流,另一方面需要降低器件的亚阈值摆幅。目前主要的解决方案有两种,一是采用SOI衬底,二是采用高K介质/金属栅结构。而隧穿晶体管虽然具有漏电流小和亚阈值摆幅低的特点,但是其驱动电流却比普通的金属-氧化物-半导体场效应晶体管(MOSFET)小几个数量级,因此本论文的研究集中于利用其p-i-n结构的特点,构造成新型的存储器设计,同时也研究了一种崭新结构的隧穿晶体管,提高了这种器件的驱动电流。具体的研究内容如下：本论文首先研究了一种新型结构的隧穿场效应晶体管。该新型器件由于采用了凹陷沟道,因此物理栅长可以缩微到22nm以下。在不增加器件面积的条件下,通过增加凹陷沟道附近线性隧穿区域的面积,进而增加驱动电流。同时由于沟道的增长,抑制了漏电流的增加。这种n型的隧穿晶体管和相同结构的p型MOSFET一起,可以构成低功耗的反相器。接着利用p-i-n结构正向偏置大电流,反向偏置小电流的特点,使用模拟软件研究了一种平面结构的浮动结栅(FG)型动态随机存储器(FJG-DRAM)。新型结构的浮动结栅型动态随机存储器,是一个复合型器件,由一个栅控二极管和一个浮动结栅型MOSFET组成。其中,栅控二极管是该存储器的写单元,通过pn结正偏向存储器内写入“0”,通过pn结反偏时工作为p型隧穿场效应晶体管(TFET)向存储器内写入“1”。浮栅作为该存储器的电荷存储单元,而MOSFET作为该存储器的读取晶体管,其驱动电流的大小受浮栅内电势大小的影响,进而产生一个读取电流的窗口,实现存储器的记忆功能。得益于隧穿晶体管中p-i-n结构的特性和内嵌式设计,该种存储器具有快速写操作、低功耗、高密度的特点,同时,由于其制造工艺与闪变存储器(Flash)的制造工艺相兼容,因此可以作为片上系统(SoCs)的嵌入式器件使用。