,随着采样速度的提高,采样电路对时钟信号的要求越来越严格。除了要求时钟的抖动小外,还要求时钟信号具有50%的占空比和交点位置可控。这些要求在双倍数据率系统(DDR-SDRAM、时序交错采样ADC、差分正交开关DAC等)中显得更为重要。传统的时钟驱动器设计者一般只考虑到时钟信号的占空比和驱动能力,并没有关注时钟信号的噪声性能和交点位置对系统的影响。本论文同时将时钟信号的驱动力、抖动、占空比和交点位置作为研究内容,增强了时钟驱动器的功能,提高了时钟信号的质量。论文根据时钟信号的指标要求,将时钟驱动器合理地划分成6个电路模块(低噪声运算放大器、占空比检测电路、占空比调整电路、交点检测电路、交点调整电路和反相器链电路),并对各个模块电路进行了详细的分析。例如,时钟驱动器是一个非线性系统,本论文详细分析了噪声在传播的过程中频谱特性,阐述了时钟驱动器不同频段的噪声来源。本文中的占空比校正和交点位置调整都是以负反馈的方式的实现的。虽然电路中包含了两个反馈回路,但是这两个反馈回路并不相关。因此,除了能够保证电路的稳定性外,同时也简化了设计的难度。本文在TSMC0.18u工艺下,完成了时钟驱动器的设计。当输入信号峰峰值为0.6V、频率为1GHz、输入占空比误差为6%时,电路输出时钟信号的抖动大小为35fs,时钟占空比49.94%。另外,本电路的交点位置可调范围在81mV-1.3V之间。