随着集成电路设计和制造工艺的发展提高,数字信号处理器(Digital Signal Processor)的性能越来越高,芯片的集成复杂度也越来越高。为了保证芯片的良品率,增加内部信号的可观察性和可控制性,如何提高芯片的可测试性已经成为研究的难点问题。同时,由于DSP的应用范围不断扩展,后期的软件应用开发的难度也随之增加,因此在DSP的设计过程中引入可调试性设计方法,可以为DSP复杂应用开发提供有效的支持。为了解决芯片的测试以及后期软件开发的调试问题,本文在深入研究rDSP体系结构的基础上,结合可测试性设计方法、片内调试技术和应用需求,设计了基于JTAG边界扫描协议的rDSP片内调试系统。该调试系统主要包括TAP控制器、指令寄存器、数据寄存器、边界扫描链、片内调试单元和断点寄存器组等模块。主机通过JTAG接口对芯片进行调试,控制流水线的暂停、运行,实现了对芯片内核状态的观察和设置,完成了对芯片内寄存器组的读写操作,同时设计实现了软硬件断点、单步控制等基本调试功能;本文设计的片内调试系统不需要在芯片上增加新的引脚,仅仅通过芯片上必要的JTAG接口即可实现板级边界扫描测试和片内调试功能。在此基础之上,完成了调试系统的硬件结构设计,进行了RTL级的VerilogHDL代码描述、逻辑综合和综合后的仿真验证工作。验证结果表明,该调试系统能够很好的完成芯片的片内调试功能,满足了可测试性和可调试性需求,为芯片板级测试和后期应用开发提供了基础。