随着集成电路的迅猛快速发展,频率综合器在电路中所起的作用显得越来越重要。众所周知,小数分频器作为频率综合器的重要组成部分,其性能、功耗等指标决定了一个频率综合器的频率合成精度。具体来看,小数分频器对于频率综合器的输出精度,相位噪声,锁定时间等性能有重要影响。本文通过具体数据分析了当前集成电路发展过程中数字电路所起的重要作用,并且着重介绍了频率综合器的研究现状,说明了小数分频器是当今数字电路研究中一个重要研究方向。本文通过分析当前小数分频器研究领域中几种主要的电路实现形式,发现尚未有利用纯数字电路实现的小数分频器。故本文在双模前置小数分频器的基础上,提出了一种通过数字电路实现的可编程的小数分频电路。本文提出了数字电路实现的可编程的小数分频器的算法。分析了现有的小数分频器的算法。提出了本小数分频器的参数计算方法,即逐次逼近的参数计算方式。分析了误差成因,设计了控制误差的方法。通过实例展示了分频参数的计算过程。本文设计实现了小数分频器的参数计算模块以及FPGA分频模块。其中包括浮点加法器、浮点乘法器、整数除法器等模块。程序通过verilog语言实现。本文对设计的小数分频器进行了仿真及原型验证。包括小数分频电路的参数计算单元与整体电路仿真,小数分频器FPGA原型验证。仿真结果及逻辑分析仪测试结果均表明电路达到了设计要求。小数分频器的误差可以控制在以10E-9以内。