随着半导体技术、深亚微米工艺技术的快速发展,电路的工艺尺寸不断减小,电路的集成度、复杂度与日俱增,使得高集成度电路的测试变得尤为困难。IEEE1149.1标准的提出及应用很好的解决了PCB板物理访问问题。但是该标准在对电路进行在线测试时却遇到了困难。这是因为在执行该标准提供的采样/预装指令时,系统处于工作状态,但是一般情况下采样/预装指令与被测电路所采用的时钟不同步,而且利用边界扫描结构不能实现连续采样。因此,利用该标准无法实现被测电路的在线测试。　　围绕上述问题,本文在边界扫描测试的基础上采用并行特征分析及跟踪存储技术设计了一种基于IEEE1149.1标准的在线测试结构。该结构核心功能是完成电路的在线测试。测试结构主要分为两部分:第一部分是离线测试部分;第二部分是在线测试部分。离线测试部分即为符合IEEE1149.1标准的测试部分,该部分设计能够使得设计本身支持所有的边界扫描测试,同时为在线测试提供控制信号;在线测试部分主要由并行特征分析模块、跟踪存储模块和事件控制模块组成,该部分设计不仅能够对被测电路数据进行并行特征分析,而且能同时跟踪存储被分析的原始数据,并通过并行特征分析后所得的特征值或跟踪存储的数据与理想的数据进行比较,判断被测电路是否存在实时故障。　　本文设计的在线测试结构主要是利用IEEE1149.1标准提供的测试存取端口实现在线测试的控制、测试矢量输入和测试响应的输出,使得设计无需增加额外的输入输出引脚就能对数字总线上实时故障进行诊断,从而达到在线测试的目的。　　设计采用Verilog语言建模,在QuartusII中实现软件仿真验证。仿真验证结果表明该设计能较好的完成被测电路实时故障的诊断,为电路及系统的在线测试提供了新思路。