随着大规模集成电路的快速发展,Delta-Sigma (∑-Δ)模数转换技术因为它的良好性能和易集成的优势,越来越受到广泛的关注和应用。本文希望在现有的∑-ΔADC技术的基础上,研究一种设计简单,性能优良,并主要应用于音频处理的12-16bit高精度ADC。本文首先提出了一个MASH 1-1-0高通结构的∑-ΔADC电路。同时通过详细的比较和论证来阐述这样结构中的MASH结构、1-1-0级联和高通模型分别给ADC带来的性能、设计和制造优势。在本文第二部分,将根据在ADC制造过程后,实际电路相对于设计电路严重的性能下降来分析其原因。同时针对主要来自模拟电路的诸如实际电容的不精确匹配、放大器的有限增益等因素,通过MATLAB模型来详细分析这些模拟电路误差会对于电路性能产生的影响。针对这些模拟电路在制造过程中所产生的误差,本课题绕开了普通针对模拟电路设计进行优化和提高的一般思路,通过将LMS自适应算法应用于MASH结构的数字滤波器部分进行模拟电路误差校正,得到了具有自适应校正能力的MASH 1-1-0高通结构∑-ΔADC电路。同时通过改进,使得这样的校正系统更加简单和易于应用。而通过MATLAB仿真,数字自适应滤波器很好的校正了2%的模拟电路误差,从而重新获得了16比特的转换精度。而最后通过Verilog电路实现完成了电路的整个设计流程,本文给出了实现时的流程框图。通过数字滤波器的校正可以使得简单的∑-ΔADC同样可以获得很好的性能并独立于工艺条件,简化了ADC电路的设计,同时也为工艺的提供了更多的选择。