随着处理器结构的日益复杂使得对处理器功能进行有效验证变得越来越重要和关键。本项目组面向工程与科学计算，基于混合计算思想设计了一款高效能多核协处理器-ESCA（Engineering and Scientific Computing Accelerator）。ESCA处理器采用SIMD/Vector/Sub-word等技术实现高效能，作为协处理器对应用中的计算密集型任务进行加速。本课题主要围绕高效能计算协处理器ESCA验证关键技术的研究及其实现展开。本文首先介绍ESCA的体系结构，包括计算阵列、控制内核、存储组织、总线接口等硬件结构，然后阐述了ESCA处理器的指令集结构，为更好地了解验证对象、制定验证方案以及后续验证方法映射的叙述打下基础。其次，本文研究探讨了边界值验证、等价类验证和基于决策表的验证三大功能验证方法，并提出了综合验证方法。首先根据待测功能单元输入变量间是否存在依赖关系、是否遵从单故障假设以及是否存在大量的异常处理，其次通过基准验证方法与辅助验证方法结合的综合验证方法，产生出最符合待测单元特性的验证案例集。在此基础之上，本文采用软硬件协同验证方法，对芯片功能验证的平台搭建和工作流程进行了介绍。并通过IALU、FMAC、DMA功能单元验证案例产生的过程，说明了边界值验证、等价类验证、决策表验证方法以及综合验证法的应用过程。最后介绍了ESCA其他功能单元综合验证法的选择实例和采用的覆盖率工具，并从覆盖率和验证规模两方面给出了ESCA验证工作的评测结果。ESCA处理器设计进行了硅原型实现，验证成功，工作频率为250MHz，总面积为17676582.00μm~2。