随着移动应用的兴起,芯片应用终端正在向边缘端发展,芯片的低功耗设计越来越重要,数字降采样滤波电路作为实现高频信号向低频信号转换的关键模块,如何突破速度瓶颈、降低功耗,具有重要的研究意义。为解决该关键问题,本文从滤波算法、架构实现、电路设计和版图优化等多个方面展开研究,实现了超高速低功耗的数字降采样滤波电路,取得的主要研究成果如下:（1）针对现有的降采样滤波电路处理速度不足的问题,本文创新了降采样滤波器理论,提出了移动累加符号滤波算法。该算法针对只需要判断信号的极性而不需要输出具体数值的情况,使用取符号运算代替了乘除法运算,降低了计算复杂度,同时移动步长与抽取率相同,使得数据量按抽取率降低。计算复杂度和数据量的同时降低使得该降采样滤波算法可以快速的提取关键信息。本文推导了移动累加符号滤波器的传递函数,分析了其幅频响应,证明了其具有与级联积分梳状滤波器相同的电平抑制比,其滤波效果随输入数据变化,介于级联积分梳状滤波器和移动平均滤波器之间。（2）针对现有的降采样滤波电路结构复杂、功耗大的问题,本文提出了基于流水线投票架构的移动累加符号滤波器,设计了流水线级数可选的二值及三值信号降采样电路,实现了电路的时分复用以及数据的分级处理,与传统的降采样滤波电路使用加法器及乘法器相比,仅使用D触发器以及基本的逻辑门实现了数据累加及取符号的计算效果。在现场可编程门阵列（Field Programmable Gate Array,FPGA）上实现了移动累加符号滤波器电路,在同等条件下相比于积分梳状滤波器使用的逻辑单元减少了86%、功耗降低了88%,相比于半带滤波器使用的逻辑单元减少了90%、功耗降低了28%。（3）针对轻量级卷积神经网络中二值特征图及三值特征图的高速低功耗处理需求,本文基于移动累加符号滤波器提出了极性池化算法,该算法只求取二值或三值数据累加和的符号,故命名为极性池化。相比于最大池化的条件运算以及平均池化的除法运算,极性池化的逻辑运算具有较低的时间复杂度和空间复杂度。通过二值图像的处理实验证明,在处理效果相同的情况下,极性池化相比于最大池化和平均池化处理速度提升了52%和54%。（4）针对时钟数据恢复电路对高速低功耗投票器的需求,本文基于移动累加符号滤波器设计了二阶串行投票器,并且从低功耗设计的角度对电路进行了优化。该投票器采用两级投票的方式实现,不使用多路选择器以及计数器,只使用基本的逻辑门和D触发器,将加法运算和符号运算简化为了逻辑运算,消除了投票器的冗余输出状态,减少了电平的翻转,同时设计了高精度单相时钟D触发器,进一步降低了电路的功耗。本文对设计的多数投票器电路的功能和功耗进行了仿真,通过对关键路径的分析,合理的增加缓冲器调整时序,使得最高工作频率达到了16 GHz。优化后的定制电路在数据处理速率翻倍的情况下相比于FPGA方式实现,逻辑单元减少了64%、功耗降低了99%。（5）本文设计的基于二阶移动累加符号滤波器的多数投票器可以实现对四个连续判决信号的串行投票功能,使用40 nm互补金属氧化物半导体工艺设计,投票器的总面积仅为218.44μm~2,在10 GHz时钟频率下功耗只有0.55 m W。对比了现有论文中的投票器,面积降低了77%,功耗降低了86%,具有较大的优势。从芯片测试结果来看,整个设计过程很好地实现了低功耗的设计意图,所提出的电路应用于超高速串行互联芯片的接收端,在保持高速数据处理能力的基础上,降低了芯片的面积和功耗。本文提出的基于移动累加符号滤波器的降采样滤波电路特别适用于有高速低功耗需求的边缘端、移动端芯片使用,具有广泛的应用价值。此外,移动累加符号滤波器模型也可以在其他数字信号处理场景中使用,并且其设计方法可以为电路的高速低功耗优化提供参考。