时延估计技术在军事国防、工业检测、生物医学等领域具有广泛的应用前景。目前，在理论研究方面其存在着众多的有效算法，但在实际中，因环境噪声、采样率等因素的影响，致使很多算法达不到理论上的精度。此外，由于受传统硬件系统的限制，使得实时数据的采集处理能力受限。为满足时延估计在实际中的应用，基于高速采集处理能力的硬件系统进行开发与实现高精度的时延估计具有重要的研究价值和实践意义。因此本论文着重研究一种精确的时延估计算法，并在DSP+FPGA构架的FMC6416硬件系统中实时地实现。首先，给出时延估计的信号模型，并对时延估计中几种常用方法的原理进行详细地介绍，并总结各算法的优缺点。其次，针对影响时延估计精度的因素，分别对可提高相关函数分辨率的相关峰精确插值法、抗噪声能力强的二次相关法、利于峰值检测的相关希尔伯特差值法进行了详细地介绍。结合这三种方法的优点提出了一种高精度的时延估计法，并对该方法进行了仿真验证。再次，以FMC6416高速数据采集处理板为硬件平台，对其中的FPGA和DSP两部分进行详细地设计开发，在其上实现两路数据同时采集的功能和时延估计算法的处理。最后，在实际环境中同时采集两路信号，进行时延估计处理并对结果进行精度分析。实验结果表明，FMC6416高速同时地采集两路数据的功能正确，并能实时地实现精确的时延估计。