本文以作者所在课题组研制的某型接收机系统为应用背景,以短波通信为研究基础,以认知抗干扰技术为目标,基于现代数字信号处理技术和FPGA芯片技术的发展,着重研究了从结构选取、性能分析、系统仿真到器件选型、PCB排版布线的接收机总体设计以及随后基于同步时钟的多通道校准技术。论文的主要工作如下:本文在运用新型接收机设计方法的基础上,首先介绍了接收机结构设计的理论基础,分析了基于认知无线电的接收机基本原理及技术要求,并给出了适合本文设计的接收机结构。同时结合公式、经验和AppCad程序对接收机主要性能指标进行了链路预算,为下一步的设计提供数据依据。并以这些数据指标为基础,对接收机的整体性能进行ADS仿真。经过观察分析,仿真结果符合设计要求。接着主要研究了包括ADC在内的射频前端模拟器件,通过分析接收机对各前端模拟器件的性能要求进行了器件选型,并给出了部分重要元器件及接收机整体的PCB排版布线和调试方案,同时说明了实际工程中需要注意的问题。此外,还探讨了可编程模拟器件在接收机中应用的可行性,进行了理论分析并得出结论。最后着重研究了多通道校准算法的基本原理,并通过仿真对通道校准前后进行了性能分析和比较。最重要的是研究了多通道校准算法在FPGA上的同步时钟实现问题。结合前述章节讨论的多通道校准算法,对现有算法的程序代码进行优化,有效降低了系统硬件资源的消耗。最终通过仿真分析,验证了其校准性能。论文最后进行了总结,指出了进一步研究方向。