论文部分内容阅读
锁相环是一种输出信号在频率上能够与输入参考信号同步的电路系统,它是模拟及数模混合电路中的一个基本的并且非常重要的模块,由于锁相环具有捕获、跟踪以及窄带滤波的能力,因此它被广泛地应用于航天、通信以及微处理器等许多领域。锁相环在微处理器领域中的一个重要应用就是为系统提供片内时钟,它是微处理器时钟电路的一个重要模块。随着集成电路的发展以及SOC技术的出现,锁相环己经成为超大规模集成电路中必不可少的一个模块,因此对锁相环电路的研究和设计也就具有了更加重要的意义。本文详细介绍了一种应用于RFID Basestation收发器芯片内的电荷泵锁相环的研究和设计。论文首先对锁相技术的发展历史和研究现状做了简单介绍,然后从锁相系统的基本工作原理引入,分析了锁相环的数学模型。接着论文详细讲述了电路的设计过程,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器等电路模块的分析和设计。然后对环路的各项参数进行了详细的推导。最后进行电路仿真。本论文的主要工作和创新点在于:对鉴频鉴相器做了改进设计,采用了一种比一般鉴频鉴相器更高效的π周期鉴频鉴相器。整个电路设计在XFAB 0.6um CMOS工艺模型下完成仿真,其中电路图的设计输入与仿真用的是Cadence的Spectre工具。从电路结构和最后的仿真结果可以看出,本文中设计的电荷泵锁相环在100KHz到150KHz的范围内正常锁定,完全能够满足RFID Basestation的应用环境。