随着无线通信技术的不断发展,在众多领域均需要时钟源为其提供不同频率的时钟信号,如雷达、wifi6、5G通信、北斗导航等。为提高工作精度,降低误码率,这些应用要求时钟源具有低抖动性能;同时,为满足不同场景的使用需求,需要时钟源提供多个频段的时钟信号,因此,研究低抖动、宽频带的时钟源具有重要的工程意义。基于5G通信和北斗导航一体化应用的需求,本文研究了一种具有自动频率校准的低抖动时钟源电路,为后续移相器和多相分频输出通道提供低抖动时钟。论文主要研究内容包括:1、为降低时钟源输出抖动,设计了一种低功耗、低噪声LC压控振荡器（LC VCO）。通过将调谐电容分为粗调与细调两部分,输出频率范围划分为多个子频带,并减小频率调谐增益(KVCO),以降低VCO噪声。2、为在较小的KVCO条件下实现频率锁定,设计了一种自动频率校准电路（AFC）,能够克服PVT造成的谐振频率变化,实现对VCO频带的精准选定。AFC电路采用预选加顺序搜索算法解决了传统顺序搜索带来的时间过长问题,极大减小了频带搜索时间,提高了搜索精度,实现了频带的最优选择。3、为降低锁相环带内噪声,提出了一种改进型高阻抗电荷泵结构,通过增加电荷泵输出阻抗,实现比传统电荷泵更宽的匹配范围和更高的匹配精度。电压匹配范围为0.19 V～0.88 V,最大电流失配小于0.2%,当输入信号相位差为零时,单个周期内的平均输出电流仅为2.02 n A,较于传统结构实现了更好的匹配。论文基于40 nm CMOS工艺设计了一个输出频率范围为5.9 GHz～6.4 GHz信号的低抖动时钟源。时钟源供电电压为1.1 V,输入参考频率为50 MHz,仿真测得锁相环带宽为0.83 MHz,消耗功率小于6.5 m W@6 GHz,总相位噪声在频偏1 MHz处为-113.3 d Bc/Hz@6 GHz,峰峰值抖动为5.84 ps@6 GHz,均方根抖动为503 fs@6 GHz,偏离中心频率50 MHz处,参考杂散为-62 d Bc。