数字广播系统是继调幅、调频后的第三代广播系统。采用先进的数字信号处理技术,数字广播系统具有音质好、频谱利用率高和多媒体附加业务功能等特点,被大多数国家广泛应用,目前我国的数字广播系统仍处于试验阶段。本文首先在分析数字广播系统核心技术和无线信道的基础上,针对目前存在的接收效果不理想、移动性能不好的问题,从信道编码的角度提出一些解决方案,通过系统仿真,确定了串行级联码为改进型数字广播编码方案。其次,详细分析了串行级联码的两个分量码—RS码和卷积码的数学算法,选取了易于硬件实现的算法,并进行了编解码器电路的设计,针对数字广播系统中数据传输速率较低、实时性要求较高的特点,在设计过程中对部分电路进行了优化,电路使用Verilog硬件描述语言进行描述,在Modelsim中进行了前仿真,并且在QuartusII平台上利用Leonardo Spectrum进行了可编程逻辑阵列的综合,文中给出了编解码器及其主要功能模块的仿真结果。最后,编解码器电路在Altera APEX 20KE可编程逻辑阵列中进行了验证,并且在由PC机和开发板搭建的测试平台上进行了测试,得到了信道编解码器的性能指标,结果表明,本课题设计的信道编解码器在兼容性、误码率方面优于传统的编解码器,能够满足数字广播系统传输高品质音频和数据信息的要求。