随着微电子技术、计算机技术、通信技术飞速发展,图像作为信息载体被广泛应用,这使得人们对图像信息处理与传输的需求越来越迫切。同时,随着DPS芯片集成度、运算速度、数据吞吐率等性能的不断提高,它已被广泛地应用于许多图像处理与传输领域。本文所描述的数字图像压缩系统,运用了数字图像压缩技术,实现静止图像的采集、压缩和存储,然后传送到计算机上进行后续处理。文章首先对系统的总体方案进行了设计,确定了以TMS320VC5402作为主处理器,以CMOS图像传感器作为信源,并引入CPLD作为逻辑控制部分的硬件方案,文章接着对整个系统的工作流程作了简要描述。在接下来的章节里,分别就系统的功能模块-作了详细的分析与设计。视频采集模块采用的主要芯片是SAA7111,文章对其性能和结构特点作了简单的介绍之后,重点分析了它通过I~2C总线进行操作控制的方法,详细阐述了基于CPLD的帧存储器地址生成器的设计过程;JPEG压缩处理模块的设计是本文的另一重点,在介绍了JPEG算法的基本流程和主要步骤之后,重点就该算法在DSP上的具体实现进行了论述,并取得良好的效果。软件主要分为采集和处理两部分,论文中详细地介绍了这两个部分的工作过程和软件功能的实现,给出了详细的源程序。