随着无线通信技术的发展,数据速率增大和信号带宽增加的趋势给射频系统设计带来了困难。功放是发射机的重要组成部分,功放的行为模型和线性化技术受到关注。数字预失真(DPD)作为一种流行的线性化技术,通过数字信号来处理(DSP)来弥补功放的非线性特性,具有很好的灵活性。然而,模数转换器(ADC)过高的采样速率和高速DSP给宽带DPD带来了挑战。带限DPD的提出很好的解决了ADC采样速率的问题,但由于模型结构中包含高阶项和高阶数字滤波器,使得带限模型不能简单的实现。本文中,我们主要研究了宽带带限DPD技术,并提出一些简化的带限模型。首先,我们研究了带限非线性滤波模型,此模型很大程度上简化了Volterra级数。接着,提出了基于分段线性函数(CPWL)的带限记忆多项式模型,此模型具有建模精度高的特点。然后,提出基于三次样条函数的带限动态误差减小(DDR)模型,此模型延续了带限DDR模型可以分离静态和动态非线性分量的特性。另外,在截取相同的带宽频谱信息的条件下,此模型能够抑制更宽频带的功率泄露。最后,分析了以上模型的特点,提出了具有更低复杂度和更高灵活性的基于CPWL的带限DDR模型。此模型与带限DDR Volterra级数模型有相似的结构,却有着突出的特点。一方面通过CPWL函数简化掉了模型的高阶项,另一方面通过数学推导,简化掉了复杂的数字滤波器。这些使得模型系数和复杂度大大降低,并且能降低模型数字电路实现的资源消耗量。实验结果表明这些模型都有较好的建模精度和DPD性能。另一方面,设计了用于测试支持JESD204B接口的高速ADC的基带板,可用于下一代宽带数字预失真系统。结果显示,ADC与FPGA之间的单通道串行传输数据速率可达4.9152Gbps。