数字电视激励器是电视广播发射体系中的重要组成部分,用于实现对MPEG2-TS码流信号的编码与调制,论文研究基于FPGA的数字电视激励器,具有一定的实际应用价值。论文首先论述数字电视激励器系统原理,给出基于国家标准“数字电视地面广播传输系统帧结构、信道编码和调制”的数据码流发射方案。以国家标准为依据,分析各部分硬件电路原理。系统主要由FPGA单元、中频调制、射频模块、监控模块等功能电路构成。根据系统功能设计FPGA内部逻辑框架,给出扰码器(随机化)、前向纠错编码(FEC)、星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及成形滚降滤波器等各模块的设计原理,详细介绍3780点快速傅里叶逆变换的算法设计及其设计结构。利用Matlab对系统建模,与Modelsim的仿真结果进行对比,验证TS码流信号的编码调制逻辑。