随着芯片一体化进程的加速以及对功耗控制的关注日益增加,边界扫描技术面临新的挑战,这些挑战来源于调试、测试、应用等方面。紧凑型边界扫描技术在完全兼容原有技术的同时,极大地增加了新的特性来支持测试与应用调试。该技术支持多片上TAPC结构,实现扫描效率最优化以及芯片功耗最小化,支持在串行或星型扫描拓扑中操作,提供4引脚或2引脚的通信接口。研究紧凑型边界扫描技术具有重要的理论价值和实际意义。　　本文在深入研究IEEE1149.7标准的测试规范和结构的基础上,提出了紧凑型边界扫描测试系统构建方案,设计实现了基于FPGA的测试控制器。该控制器包括一个主控制模块以及五个处理单元,主控制模块负责管理各单元的进程以及与外部处理器进行通信,处理单元执行扫描测试指令并产生测试信号。测试控制器既能对数字电路进行边界扫描测试也能对芯片内核进行调试,并且支持功耗控制以及星型拓扑测试。　　通过 QuartusⅡ软件对测试控制器的基本功能进行仿真验证。验证结果表明:测试控制器产生的测试信号符合IEEE1149.7标准的时序要求,达到预定的设计目标,研究工作对测试系统的构建具有重要意义。