低密度奇偶校验码（Low Density Parity Check code，LDPC码）作为一种信道编码，与其他码（如Turbo码，BH码等）相比表现出更强的纠错能力和差错控制能力，目前许多研究者已经将LDPC码引入信息隐藏系统中，使得隐秘信息在受到噪声干扰和攻击时能够得到更好的保护。　　在信息隐藏技术中通常使用LDPC码与BPSK调制相结合的传统方法，但这一方法已经无法满足现在通信系统对于信息传输速率的高要求，本文针对上述问题提出将LDPC编码调制（LDPC-CM）应用到信息隐藏技术中的改进方案，对编码后码字分成两个部分，分别映射到不同的多元调制星座图上，从而对隐秘信息形成不等差错保护，提高系统的频带利用率，改善系统的传输质量。在硬件实现方面，利用FPGA实现LDPC码应用于信息隐藏技术方案中译码器的硬件设计，并验证了设计的正确性。　　综上所述，本文研究的主要工作如下：　　首先，在了解LDPC码和信息隐藏技术研究发展概况的基础上，对LDPC码的基本理论包括其表示方式、校验矩阵的构造方法和常见的编译码算法进行全面描述，重点介绍了LDPC码的编译码算法。　　其次，简要了解数字图像隐藏系统和信息隐藏算法，对LDPC码应用到信息隐藏技术中的方案进行详细介绍，并针对现在对通信系统对数据传输质量的高要求，提出将LDPC-CM-UEP方案应用到信息隐藏技术中，利用MATLAB仿真，将改进方案与传统方案进行对比分析。　　再次，利用FPGA实现应用于信息隐藏技术中的LDPC码译码器的硬件设计，为能实时地获取译码器的输入数据，需先利用Qt开发环境实现LDPC编码、水印嵌入和水印提取主要过程的软件设计，然后采用Verilog HDL硬件描述语言实现LDPC码译码器的FPGA设计，通过Modelsim给出具体的时序仿真图，验证设计的正确性。　　最后，对本文的研究工作进行总结，展望未来的研究方向。