近年来,在互联网和医疗器械等市场需求增大和工艺技术不断更新换代的驱使下,ADC芯片需要向更高精度、更小能耗的方向发展。但是传统的SAR ADC被限制在中等精度,高精度的Sigma-Delta ADC利用过采样来实现精度的提升,但是过采样对失配误差的作用很小,传统校准失配误差方法为工艺修调或者数字校准,增加了复杂度。为打破失配误差对高精度的瓶颈限制,本文在SAR ADC的基础上,借助辅助ADC实现噪声整形,最终设计一款1-0 MASH噪声整形（Noise Shaping,NS）SAR ADC。主要内容为:首先,采用有源方式,利用电容积分和ping-pong原理得到噪声传递函数（Noise Transfer Function,NTF）,两级ADC（辅助ADC和主ADC）以级联方式工作,并在辅助ADC中加入了一阶噪声整形,辅助ADC与主ADC进行同步采样,辅助ADC的输出码经数据加权平均（Data Weighted Average,DWA）模块传输给主ADC的逻辑单元,主ADC的电容阵列直接进行置位,以打散失配误差的方式实现对高三位电容的失配误差整形,同时级联结构是主ADC高三位的NTF对主ADC的低位失配误差也进行了噪声整形,其高三位量化过程在辅助ADC中完成。本架构中的噪声整形环路取值为高三位的剩余电压,而传统噪声整形SAR ADC取值是最后一位的剩余电压,相比之下比较位数少一位,意味着单位电容可增大一倍,精度可提升3d B。基于理论分析结果,在Simulink中搭建了1-0 MASH噪声整形SAR ADC模型:辅助ADC为三位,主ADC为十位,其中主ADC的高三位被拆分成7个一元制电容单位,其余低位电容保持二进制,并加入一位冗余。仿真结果表明,辅助噪声整形ADC中加入的一阶整形对主ADC的失配误差也具有整形效果,提高了无杂散动态范围,并对增益误差有整形效果,解决了数字校准的问题,且进一步提升整体性能。同时,辅助ADC的失配误差对整体精度和线性度没有影响,放宽辅助ADC的设计要求。本文中多级级联结构不仅能消除高三位的量化噪声,还能对低位的量化噪声进行整形,通过一个整形环路实现了对多种误差的整形。最后,基于65nm标准CMOS工艺,实现1-0 MASH噪声整形SAR ADC电路的设计,子级模块主要包含采保开关电路、四输入端比较器、噪声整形环路、SAR逻辑等,对子级模块进行工艺角仿真,并完成版图绘制,提取寄生参数后进行仿真,采样频率为2MS/s,过采样为125,输入信号频率为854.492Hz条件下,后仿真结果为SFDR为103.46d B,SNDR为97.2d B,有效位数为15.85bits,相比9位SAR ADC的前仿结果,SFDR提升了44.04d B,设计满足高精度系统的应用要求,达到设计指标要求。