论文部分内容阅读
随着应用需求的增加和系统芯片集成度的不断提高,对芯片的传输性能提出了更高的要求。目前对芯片传输性能分析更多依靠流片对样片实测进行优化分析,这样一方面增加了后期修复成本,另一方面延长了芯片设计验证周期。而对于在RTL阶段芯片内部模块性能分析,目前缺乏行之有效的方法。本文以芯片RTL级的传输性能为研究基础,以实际项目中具体芯片各个模块的实际性能需求指标为目标,对芯片内部模块的传输性能进行分析,并开发了一种基于AMBA总线模块的RTL级传输性能可视化工具。该工具通过将预先编译好的AHB和AXI总线监测器模块分别绑定在目标模块中仿真得到包含一段传输的地址、传输起始时间、传输终止时间、传输类型、传输延时、传输突发长度、传输吞吐量信息的性能指标文件,利用Perl脚本将得到的性能指标文件各项统计参数进行等步长算法处理,最终得到目标模块的传输性能图像。从而更加清晰、直观的分析传输的性能,对性能不合格模块进行进一步分析与优化。该工具具有一键生成图像、自行调整步长、精确定位发现传输异常点等优势,主要研究工作成果如下:1)利用System Verilog编写了AHB和AXI总线数据监测器并进行验证,该监测器引入监测使能信号,支持不同总线性能信息的输出与打印,最终生成了包含多项性能参数的性能指标文件。2)利用Perl脚本,将得到的性能指标文件进行等步长划分算法处理,在自行设置步长参数的基础上,完成RTL级传输性能图像的自动生成。3)利用Perl/Tk模块完成工具图形化GUI的开发,实现一键生成性能传输图像、界面修改步长参数、显示传输总带宽信息等功能。最后通过实际应用中PCIE模块访问DMIF数据的完整流程对该工具进行验证,完成了工具从绑定AXI监测器到目标RTL设计、运行测试向量生成性能参数文件、打开工具选择合适的步长后一键生成各项传输性能指标图像的整个流程。最终工具计算得到的传输总带宽与技术文档中PCIE模块传输的理论带宽接近,结果符合预期。该工具已在作者实习所在公司推广使用。