为了应对层出不穷的交通事故,保障人民的生命财产安全,自动驾驶技术的推进越来越受到人们的关注。针对自动驾驶场景中的路标识别问题,人工智能技术以其高宽容性与高准确度的优势,成为解决该问题的关键技术之一被广泛使用。作为人工智能的一个子领域,卷积神经网络（Convolutional neural network,CNN）是一种通过使用大量网络参数对从传感器采集到的图片进行分类的深度神经网络模型。由于其高精度和高泛化能力,在图像识别和目标检测领域得到广泛关注,已经成为该领域的研究热点。本课题来自于企业合作项目,针对轻量级计算的物联网边缘或端设备,设计了一种基于MobileNet神经网络模型的协处理加速器,用于加速汽车自动驾驶场景下的路标识别能力。通过量化技术将网络模型压缩,使模型大小适应存储受限需求,并通过设计合理的数据传输与缓存措施,大幅提升加速器的吞吐率,再配合数字电路的高并行性计算特点,使最终加速性能达到实时性需求。本工作首先针对MobileNet网络结构进行了并行化分析,提出一种基于深度可分离卷积的并行化结构设计方法。采用该方法在计算量及参数量上相对于传统卷积方法具有更为突出的轻量化优势。设计中针对量化至INT8类型的模型,在理论上推导出硬件实现的计算方法,相比于原始未量化模型98.39%的Top1准确率,量化后的准确率仍可达到97.79%。其次,本工作以自顶向下的设计模式,将MobileNet加速器以协处理器的形式,配合主控核心Cortex-A9进行协同设计,通过AXI总线协议对加速器进行寄存器配置,并使用DMA配合AXI-Stream协议进行大量网络参数传输,以此达到片内互联需求。本文的重点是软硬件设计。通过上述的计算理论与硬件实现规划,本文使用Verilog硬件描述语言,配合Xilinx提供的专用IP等,完成了硬件加速协处理器的设计。针对数据传输中存在的瓶颈,本文通过使用pingpong buffer提前缓存网络参数,并妥善设计加速器中的数据流,最大化复用片上存储,使最终峰值达到50GOPs。在卷积计算中,本文采用加法树配合流水线设计,并针对不同卷积计算细节,设计了对应的状态跳转控制循环的方式,提升整体运算效率。同时,为了进一步降低布局布线面积,本文在硬件设计中还采用了FPGA专用器件代替LUT等方式,节省了大约60%片上LUT资源的使用。另一方面,为了增强所设计的加速器的可移植性,便于用户使用,本文还设计了配合硬件部分的C++软件部分代码,通过软件部分便捷配置加速器寄存器,控制网络参数传输等。最后,本文将设计出的硬件部分部署至FPGA器件上,首先对使用的MobileNet模型在德国交通标志数据集上进行预测准确度分析,结果表明,在测试集上使用所设计的加速器进行预测,其准确度为97.79%,与量化后模型的准确度一致,说明在预测准确率上,本次设计可以满足自动驾驶中的准确识别要求。其次,使用所设计的加速器进行图片预测,与PC平台上使用GPU等进行预测的计算结果是一致的,表明设计的功能是正确的。第三,通过Vivado布局布线后分析,加速器整体资源占用满足FPGA器件中的资源数量要求,这表明本次设计可以满足计算端设备的资源限制要求。最后,通过各个平台间的加速性能与功耗对比,本次设计的硬件加速器加速性能是CPU平台的65.48倍,与GPU平台的推理时间相近,并且设计出的加速器功耗仅为GPU平台的1/21。相比于国内外的其他设计,本设计在加速性能、计算性能以及功耗方面均达到了优秀效果,可见本次设计达到了神经网络加速器的先进水平。