近年来,数字电视技术得到快速发展,广播电视体系已经开始向数字化全面过渡。DVB-C作为数字电视标准之一,在国内已经得到广泛应用。DVB-C数字接收机中,符号时钟同步是一个关键部分,其效率高低直接影响到接收机的整体性能。因此,关于符号时钟同步全数字实现关键算法的研究,在DVB接收机设计工作中具有重要的意义。本文对DVB-C数字接收机符号同步内插技术进行了研究,重点针对其关键部分——符号内插滤波器,引入一类多项式基函数作为函数模型,完成了公式推导、最优系数求解算法设计、符号内插性能分析、优化结构设计、定点长度分析和基于FPGA的Verilog逻辑实现与仿真等工作。最后得到的基多项式符号内插滤波器具有与传统内插器相近的硬件复杂度下更优异的内插性能和更灵活的滤波特性控制能力。对于国内自主产权的高性能DVB-C数字接收机开发而言,本文的工作具有很高的参考和应用价值。论文的主要工作包括:1)数据准备,对DVB-C数字前端的基带信号处理和中频调制部分进行了算法设计和浮点、定点仿真,得到接收机符号同步研究需要的IF调制数据。2)符号同步内插原理的研究,公式的分析和推导,给出了一种消除符号同步后时钟抖动的方法,并对传统符号内插滤波器进行了性能分析。3)引入一类多项式基函数作内插函数原型,归纳出统一多项结构公式。设计了两种不同的优化算法来进行滤波器最优系数求解,并针对实际应用需要给出了符号率分段下进行系数分组设计的方案。4)对影响滤波器性能的多种设计因素进行了分析和性能仿真。最后给出了一种极大节省硬件资源的基多项式内插滤波器硬件实现结构并用Verilog在FPGA平台上完成逻辑设计。