随着人们对混合信号系统性能的需求进一步加大，作为混合信号系统中关键的一部分，高精度、高速度、基于标准CMOS工艺的数模转换器（ADC）也在各界科技工作者的不断钻研下飞速发展。其中，PipelinedADC（流水线ADC）以其特殊的结构特点，在高速高精度的应用中受到了越来越多的青睐。在这一基础上，如何在保证ADC性能的前提下，获得更低的功耗、更低的电源电压以及更小的面积，成为流水线ADC设计的核心。当前主流流水线ADC系统中，采样保持电路（采保电路，S/H Circuit）占用了太多的功耗资源，对于低功耗设计应用，这一特征限制了系统的性能。针对上述问题，本文首先研究了流水线ADC的架构以及性能指标参数，以此确定了采用无采保电路流水线ADC结构，并且对无采保结构以及对应的MDAC架构进行了深入分析和详尽讨论。其次，通过对MDAC的结构特点以及工作原理进行分析，建立了对应的数学参考模型，并且针对无采保MDAC结构在不增加采样电路功耗的同时，却具有更大的采样误差这一特点，本文提出了一种适用于16bit流水线ADC的新型MDAC架构，该架构通过在保持原有精度不变的同时，减小首级MDAC增益，提高了整体ADC的校正范围，解决了无采保流水线ADC采样误差较大的问题。同时，通过相应增加第二级MDAC增益，补偿了首级MDAC增益变化对信号摆幅造成的影响。再次，基于所提出的ADC架构，本文完成了首级MDAC电路的结构设计。对于残差放大器，采用增益自举电路结构，使主运放单位增益带宽达到2.45GHz；对于比较器，本文采用了能够快速复位的结构，提高了比较器的比较速度，增大了残差放大器的建立时间裕量；另外，为了解决CMOS采样开关的非线性问题，本文采用了栅压自举开关作为输入信号采样开关，使得栅电压随着输入信号的变化而变化，提高了开关的线性度。